当前位置：文档之家 › 精选数电第五版阎石课后习题及答案

精选数电第五版阎石课后习题及答案

  • 格式：ppt
  • 大小：1.44 MB
  • 文档页数：31

下载文档原格式

  / 31

合集下载

数字电子技术第五版阎石第五版第6章的习题答案

数字电子技术第五版阎石第五版第6章的习题答案

第六章习题课后一、选择题1．PROM和PAL的结构是。

A.PROM的与阵列固定，不可编程B. PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D. PAL的与阵列可编程2．PAL是指。

A.可编程逻辑阵列B.可编程阵列逻辑C.通用阵列逻辑D.只读存储器3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。

A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器4．PLD器件的基本结构组成有。

A.输出电路B.或阵列C. 与阵列D. 输入缓冲电路5．PLD器件的主要优点有。

A.集成密度高B. 可改写C.可硬件加密D. 便于仿真测试6．GAL的输出电路是。

A.OLMCB.固定的C.只可一次编程D.可重复编程7．PLD开发系统需要有。

A.计算机B. 操作系统C. 编程器D. 开发软件8．只可进行一次编程的可编程器件有。

A.PALB.GALC.PROMD.PLD9．可重复进行编程的可编程器件有。

A.PALB.GALC.PROMD.ISP-PLD10．ISP-PLD器件开发系统的组成有。

A.计算机B.编程器C.开发软件D.编程电缆11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。

A.PALB.GALC.PROMD.PLA12.GAL16V8的最多输入输出端个数为。

A.8输入8输出B.10输入10输出C.16输入8输出D.16输入1输出13一个容量为1K×8的存储器有个存储单元。

A.8B. 8192C.8000D. 8K14．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。

A. 8B.4C. 2D.3215．寻址容量为16K×8的RAM需要根地址线。

A. 8B. 4C.14D.16KE. 1616．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有条。

A.8B.16C.32D.25617．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。

数电第五版答案阎石第一三章

数电第五版答案阎石第一三章

数电第五版答案阎⽯第⼀三章1.1⼆进制到⼗六进制、⼗进制(4)(11.001)2=(3.2) 16=(3.125) 10(3) Y (A B)(A C)AC BC第⼀章(1)Y=A+B(3)Y=1(2)Y ABC A BC(4)Y ABCD ABD ACD解：Y BC AB CC A B C 1(A + A =1)解:Y AD(BC B C) AD(B C C) AD(5)Y=0(7)Y=A+CD(6)Y AC (CD :AB) BC(BAD CE)解：Y BC(B AD CE) BC(B AD) CE ABCD(CE) ABCDE(0.63D70A )16(2)(127) 10=(1111111) 2=(7F) 16(4) (25.7)10(11001.101 1 0011)2(19.B3)16⑻丫解:A Y A (B C)(A B C)(A B A (B C)(A B C)(AC A A (ABC \ BCBC)(A B C)BC(A B C) AABC (9)Y BCA D AD(10)Y AC AD AEF BDE BDE1.9 (a)Y ABC BC(b)Y ABC ABC(c) Y 1AB ACD,Y 2AB ACDACD , ACD(d) 丫 1 AB AC BC,Y 2ABC ABCABC ABC1.10 求下列函数的反函数并化简为最简与或式 Y A C D (1)Y ABC ACBC解: Y ABCAC Be A BC A (B B)C (AA)BCA BC ABC ABC ABC ABC A B CABC ABC⑵YABCD ABCD ABCD ABCD ABCDA BCDACD(B C D) ABCD将函数化简为最⼩项之和的形式ABC(3)(0.01011111) 2=(0.5F) 16=(0.37109375) 10 1.2⼗进制到⼆进制、⼗六进制(1)(17) 10=(10001) 2=(11) 16 (3) (0.39)10 (0.0110 0011 1101 0111 0000 1010) 2 1.8⽤公式化简逻辑函数 (1) Y AC BC 解:丫 (A B)(A C)AC BC[(AB)(A C) AC] BC(5)Y(AB AC BCAD AC BCD C 解：丫 (A D)( A C)(BAC)(BC)C D)C AC(A D)(B D)1.11(3) Y A B CD解：Y A(BCDBCD BCD BCD BCD BCD BCD BCD)B(ACDACDA CD A CD ACD ACD ACDACD) (AB AB AB AB)CDABCD ABCDABCD ABCD ABCDABCD ABCD ABCDA B CD A B C D A BCD A BCDABCD (13)⑷ Y ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD(5) Y LMN LMN LMN LMN LMN LMN 1.12 将下列各函数式化为最⼤项之积的形式(1) Y (A B C)(A B C)(A B C) (2)(5) Y M o M 3 M 5 1.13⽤卡诺图化简法将下列函数化为最简与或形式:1.20将下列函数化为最简与或式(1) Y ACD BCD AD (2) Y B AD AC(3) Y A BCA BD(5) Y 1(6)YCDBD ACY (A B C)(A B C)(A B C)(3) Y M o M 3 M 4 M 6 M 7Y M 0 M 4 M 6 M 9 M 12 M 13(1) Y A D (2) Y AB AC BCCD AB AC BC0 i r:0 J 1i1 1[1JLi)D AB(6)(9)E p0 011〕 0ABACY AB AC BC Y BD AD BCA CD(8) Y(A,B,C,D) m (0,1,2,3,4,6,8,9,10,11,14) (10) Y (A ,B ,C)10 0 J 0 0 D 1j i11B CD AD1 0 0 11Y ABC ABC ABC(1) YABCD (2) ⑶ YAB D AC(4)⑸ Y A B D E CEBDE AD A C DEY CD ACD YBC BD00 01 II 10,1 JIt LCM 01.11 1001 11 101.14化简下列逻辑函数3.1解：由图可写出 Y i 、Y 2的逻辑表达式:Y 1 ABC (A B C) ―AC ―BCABC ABC ABC ABC Y 2 AB AC BC真值表：ABC Yi Yi0 0 0 0 Q0 & 1 0 1 0 ；J 曲真值表知，电路是⼀亍⼀位全加器。

(精选)数电第五版(阎石)第三章课后习题及答案

(精选)数电第五版(阎石)第三章课后习题及答案

2
【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的 逻辑函数式。
2020/2/8
3
（a）图P3.7（a）电路可划分为四个反相器电路和一个三输 入端的与非门电路，如图所示。从输入到输出逐级写出输出 的逻辑函数式，
A1 A',B1 B',C1 C', D ( A1B1C1)'
2020/2/8
6
2020/2/8
7
（c）图P3.7（c）电路可划分为三个与非门电路、两个反相 器电路和一个或非门电路，如图所示。从输入到输出逐级写 出输出的逻辑函数式：
E (AB )',F (CD )',G (EF )',H (INH G )'
Y I ' H (AB)'(CD)' ' (INH ) '
2020/2/8
15
解：在������������取值合理的情况下，Y的逻辑函数式为：
Y (A1A2 B 1B 2 C 1C 2 D 1D 2)'
������������的最大允许值为：
R L(max)

V DD nI OH
VOH mIIH

5 4.4 4 5 106 10 106
( AB CD)' (INH )'
2020/2/8
8
2020/2/8
9
（d）图P3.7（d）电路可划分为两个反相器电路和两个传输 门电路，如图所示。从输入到输出逐级写出输出的逻辑函数 式：
Y A'B ' AB
2020/2/8
10
【题3.8】 试画出图3-8（a）（b）两个电路的输出电压波形， 输入电压波形如图（c）所示。

数字电子技术基础第五版(阎石)第1章绪论习题答案

数字电子技术基础第五版(阎石)第1章绪论习题答案

5.C 6.B 7. D
补充习题:
8.设n>=10，下面程序段的时间复杂度是（ for(i=10; i<n; i++) ）。
{
j=k=0; while(j+k<=i) if (j>k) k++; else j++;
B）O(n) C）O(nlog2n) D）O(n2)
} A）O（log2n）
9.计算机算法是指( )。 A)计算方法 B)排序方法 C)调度方法 D)解决问题的有限运算序列 8.D 9.D
补充习题:语句频度与时间复杂度
5. 在下面的程序段中，对ｘ的赋值语句的频度为: n(n+1)(n+2)/6 O(n3) for（i= 1；i<=n; i++） for(j=1;j<=i;j++) n n for (k＝1;k<=j; k++) 1 1 ｘ＝ｘ+1； i1 j i 6. 已知如下程序段,则各语句的频度为: n n n for（i= n；i>=1; i- -） //语句1 n+1 1 1 { x=x+1； //语句2 n i1 j i i1 for（j= n；j>=i;j--） //语句3 n(n+3)/2 n (n i 1) n y=y+1; //语句4 n(n+1)/2 i1 }
习题1.2:
r1={(p1,p2),(p3,p4),(p5,p6),(p7,p8)} r2={(p1,p2),(p1,p3),(p1,p4),(p2,p3), (p2,p4),(p3,p4),(p5,p6),(p5,p7), (p5,p8),(p6,p7),(p6,p8),(p7,p8)}

数电第五版(阎石)第五章课后习题与答案

数电第五版(阎石)第五章课后习题与答案

【题5.9】 若主从结构SR触发器的CLK,S,R, 各输入端电压波 形如图P5.9所示， =1，试画出Q,Q’ 端对应的电压波形。
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出Q,Q’的电压波形，如图A5.9所示。
【题5.11】已知脉冲触发JK触发器输入端J,K和CLK的电压波 形如图P5.11所示，试画出Q,Q’端对应的电压波形。设触发器 的初始状态为Q=0.
解：根据SR触发器逻辑功能的定义和脉冲触发方式的动作特 点（主从结构触发器属于脉冲触发方式），即可画出如图 A5.7所示的输出电压波形图。
【题5.8】 在脉冲触发SR触发器电路中，若S,R,CLK 端的电压 波形如图P5.8所示，试画出Q,Q’端对应的电压波形。假定触 发器的初始状态为Q=0.
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出图A5.8中Q和Q’的电压波形。
【题5.14】已知维持阻塞结构D触发器各输入端的电 压波形如图P5.14所示，试画出Q,Q’端对应的电压波形。
解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的 边沿触发方式，即可画出Q和Q’的电压波形如图A5.14。
【题5.15】已知CMOS边沿触发方式JK触发器各输入端 的电压波形如图P5.15所示,试画出Q,Q式的动作特 点，画出的Q,Q’ 端电压波形如图A5.15。
【题5.18】设图P5.18中各触发器的初始状态皆为Q=0，试画 出在CLK信号连续作用下各触发器输出端的电压波形
解：根据每个触发器的逻辑功能和触发方式，画出输出端Q 的电压波形，如图A5.18。
解：见图A5.4.
【题5.5】 在图P5.5电路中，若CLK,S,R的电压波形如图中所 示，试画出Q和Q’端与之对应的电压波形。假定触发器的初 始状态为Q=0.

数电第五版(阎石)第三章课后习题及答案

数电第五版(阎石)第三章课后习题及答案

习题三答案-计算题
1
计算题1答案：Y=AB'C+A'BC'+AB'C'+ABC
逻辑函数的化简
2
3
通过利用逻辑代数的基本定律，将给定的逻辑函 数进行化简，得到Y=AB'C+A'BC'+AB'C'+ABC。
04
习题四答案
习题四答案-选择题
选择题1答案：B 选择题3答案：A
选择题2答案：D 选择题4答案：C
习题一答案-计算题
计算题1答案：8。
计算题3答案：101000。
计算题2答案：1010。
02
习题二答案
习题二答案-选择题
01
选择题1答案：CD
02
选择题2答案：ABD
03
选择题3答案：ABC
04
选择题4答案：AB
习题二答案-填空题
01
02
03
04
填空题1答案：正逻辑； 负逻辑
填空题2答案：正逻辑； 负逻辑
03
习题三答案
习题三答案-选择题
在此添加您的文本17字
选择题1答案：C
在此添加您的文本16字
逻辑代数的基本运算规则
在此添加您的文本16字
选项C是逻辑代数的基本运算规则之一，即A+B=B+A，表 示逻辑加法满足交换律。
在此添加您的文本16字
选择题2答案：B
在此添加您的文本16字
逻辑代数的吸收律
在此添加您的文本16字
感谢您的观看
THANKS
计算题3答案
计算题4答案
Y=(A'B+AB')'+BC'=A'B'+AB'+B'C'+A'C'= Y1； Y2=(A+B)(A'+B')+(B+C)(B'+C')=AA'+AB' +BA'+BB'+BC'+CC'=Y3

数电第五版阎石课后习题及答案

第五章
学习要点： 1、不同电路结构触发器的动作 特点； 2、不同逻辑功能触发器的特性；
1
【题5.1】 画出图P5.1由与 的电压波形如图中所示。 解：见图A5.1.
2020/2/11
2
2020/2/11
3
【题5.4】图P5.4所示为一个防抖动输出的开关电路。当拨动 开关S时，由于开关触点接通瞬间发生振颤 , 和 的电压波 形如图中所示，试画出Q,Q'端对应的电压波形。
从高电平跳变成低电平以后电路的工作过程与上述过 程类似。这样就得到了图A5.20的 电压波形。
2020/2/11
25
【题5.21】 在图P5.21所示的主从JK触发器电路中，CLK 和 A 的电压波形如图中所示，试画出 Q 端对应的电压波形。设触 发器的初始状态为 Q = 0.
2020/2/11
26
利用这个电路可以监视在CLK=1期间A端是否有高电平信号 输入。如果A端有高电平输入信号，则Q端给出一个正脉冲； 如果A端没有输入信号，则Q端始终为0.
2020/2/11
27
2020/2/11
4
解：见图A5.4.
2020/2/11
5
【题5.5】 在图P5.5电路中，若CLK,S,R的电压波形如图中所 示，试画出Q和Q'端与之对应的电压波形。假定触发器的初 始状态为Q=0.
2020/2/11
6
解：见图A5.5.
2020/2/11
7
【题5.7】若主从结构SR触发器各输入端的电压波形如图P5.7 中所给出，试画出Q,Q'端对应的电压波形。设触发器的初始 状态为Q=0.
【题5.15】已知CMOS边沿触发方式 JK触发器各输入端 的电压波形如图 P5.15所示,试画出Q,Q'端对应的电压 波形。

精选数电第五版阎石课后习题及答案

8 ? 3 ? 0.4
? 0.68k?
故????的取值范围应为：
R 0.68k? ? L ? 4.29k?
2020/2/8
30
【题3.29】试说明下列各种门电路哪些可以将输出端并联使 用（输入端的状态不一定相同）： （1）具有推拉式输出级的TTL电路； （2）TTL电路的OC门； （3）TTL电路的三态输出门； （4）互补输出结构的CMOS门； （5）CMOS电路的OD门； （6） CMOS电路三态输出门。 解：（1）、（4）不可； （2）、（3）、（5）、（6）可以
用电表使用5V量程，内阻为20KΩ/V。
解：这时相当于??12 端经过一个100KΩ的电阻接地。假定与非 门输入端多发射极三极管每个发射结的导通压降为0.7V,则有
（1）??12 ≈ 1.4V （3）??12 ≈ 1.4V
（2） ??12 ≈ 0.2V （4） ??12 ≈ 0V
（5） ??12 ≈ 1.4V
解：在满足V OL ? 0.4V 的条件下，求得
可驱动的负载门数目为：
NL
?
IOL (max) I IL
?
16 1.6
? 10
在满足V OH ? 3.2V 的条件下，求得可
驱动的负载门数目为：
NH
?
1 IOH (max) 2 IIH
?
1 0.4 ? 103 ? 5 2 40
故最多驱动5个与非门
2020/2/8
电平满足V OH
?
V 3.2V , OL
?
0.4V
。与非门的输入电流为?????≤?
I V I -1.6mA， IH
?
40? A。 OL
?
0.4V
时输出电流最大值为
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

74HC03输出高电平时漏电流的
I 最大值为 OH(max) ? 5?A ,低电平输
I 出电流最大值为
? 5.2mA
OL(max )
I 此时输出低电平为
? 0.33V
OL(max)
负载门每个输入端的高、低电
平输入电流最大值为±1???。?
要求满足??????≥ 4.4V， ??????≤ 0.33V。
? 20k?
????的最小允许值为：
R ? L(min)
VOD ? VOL I ? OL(max) | m 'IIL
|
?
5 ? 0.33 5.2 ? 10? 3 ? 10 ? 10? 6
?
0.9k?
故????的取值范围应为：
R 0.9k? ? ? 20k? L
2020/2/8
16
【题3.11】在图P3.11的三极管开关电路中，若输入信号??1 的 高、低电平分别为?????=?5V，?????=?0V，试计算在图中标注的参 数下能否保证??1=?????时? 三极管饱和导通， ??1=?????时? 三极管可 靠地截止？三极管的饱和导通压降
的情况下，RL 的取值的允许范围。
2020/2/8
13
解：RL 的最大允许值为：
R L(max) ?
VOD nIOH
? VOH ? mIIH
?
5 ? 4.4 2 ? 5 ? 10? 6 ? 9 ? 1 ? 10? 6
? 31.6k?
R L 的最小允许值为：
RL(min)
?
VOD I OL (max)
2020/2/8
15
解：在????取值合理的情况下，Y的逻辑函数式为：
Y ? (A1A2 ? B 1B 2 ? C 1C 2 ? D 1D 2)'
????的最大允许值为：
R L(max)
?
VDD nIOH
? VOH ? mIIH
?
5 ? 4.4 4 ? 5 ? 10? 6 ? 10 ? 10? 6
?
1.69 ? 0.7 3.97 ? 103
A?
0.25mA
而三极管的饱和基极电流为：
I BS
?
Vcc ? VCE (sat )
? (RC ? RCE (sat ) )
?
10 ? 0.1 30 ? (1? 0.02) ? 103
A?
0.32 mA
iB ? I BS
?
3.97 k?
vE
?
vI
?Leabharlann vI ? 10 ? 5.1V 5.1 ? 18
当????=0时， vE
?
?
10 ? 5.1V 5.1 ? 18
?
? 2.2V
三极管能可靠的截止。
2020/2/8
18
当????=5v时，
vE
?
5?
5 ? 10 ? 5.1? 18
5.1V
?
1.69V
iB
?
vE
? VBE RE
管截止电流为IOH(max) ? 5uA 导通时允
许的最大负载电流为IOL(max) ? 5.2mA
这时对应的输出电压VOL（max）=0.33V。 负载门G3-G5是3输入端或非门74HC27， 每个输入端的高电平输入电流最大值
I 为 IH(max) ? 1uA，低电平输入电流最
大值为 IIL(max) ? ?1uA，试求在VOD ? 5V 、、、、 并且满足VOH ? 4.4V ，VOL ? 0.33V
2020/2/8
3
（a）图P3.7（a）电路可划分为四个反相器电路和一个三输 入端的与非门电路，如图所示。从输入到输出逐级写出输出 的逻辑函数式，
A1 ? A' ,B1? B' ,C1 ? C' , D ? ( A1B1C1)'
Y ? D' ? A1B1C1 ? A'B'C ' ? ( A? B ? C)'
E ? (AB )',F ? (CD )',G ? (EF )',H ? (INH ? G )'
? ? ? ? Y ? I ' ? H ? (AB)'(CD)' '? (INH) '
? ( AB? CD)' (INH)'
2020/2/8
8
2020/2/8
9
（d）图P3.7（d）电路可划分为两个反相器电路和两个传输 门电路，如图所示。从输入到输出逐级写出输出的逻辑函数 式：
? ?
VOL | m'I IL
|
?
5 ? 0.33 5.2 ? 10?3 ? 9 ? 10? 6
?
0.9k?
故R L 的取值范围应为：
R 0.9k? ? L ? 31.6k?
2020/2/8
14
【题3.10】图P3.10中的??1 ~??4 是OD输出结构的与非门74HC03,
他们接成线与结构。试写出线与输出Y与输入??1 、 ??2、 ??1 、 ??2 、??1、??2、??1 、??2 之间的逻辑关系式，并计算外接电阻???? 取值的允许范围。已知??????=5V,
第三章 门电路
【题3-4】画出图P3.4所示电路在下列两种情况下的输出电压 波形：（1）忽略所有门电路的传输延迟时间；（2）考虑每 个门都有传输延迟时间?????。? 输入端A、B的电压波形图如图 所给出。
2020/2/8
1
解：两种情况下的电压波形图如图A3.4所示。
2020/2/8
2
【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的 逻辑函数式。
Y ? A'B ' ? AB
2020/2/8
10
【题3.8】 试画出图3-8（a）（b）两个电路的输出电压波形， 输入电压波形如图（c）所示。
2020/2/8
11
输出电压波形 如右图所示：
2020/2/8
12
【题3.9】 在图3-21所示电路中，G1和G2是两个OD输出结构 的与非门74HC03，74HC03输出端MOS
V R ? CE(sat) 0.1V ，饱和导通内阻 CE(sat)
=20 ? 。如果参数配合不当，则在
电源电压和????不变的情况下，应该 如何修改电路参数？
解：利用戴维宁定理可以将电路简
化成图A3.11的形式。其中的????、????
分别为：
2020/2/8
17
RE
?
R1 R2 R1 ? R2
2020/2/8
4
2020/2/8
5
（b）图P3.7（b）电路可划分为五个反相器电路和一个或非 门电路，如图所示。从输入到输出逐级写出输出的逻辑函数 式：
Y ? ( A1 ? B1 ? C1)' ? ( A' ? B' ? C ' )' ? ABC
2020/2/8
6
2020/2/8
7
（c）图P3.7（c）电路可划分为三个与非门电路、两个反相 器电路和一个或非门电路，如图所示。从输入到输出逐级写 出输出的逻辑函数式：