第六章mcs-51单片机IO端口
- 格式：ppt
- 大小：993.50 KB
- 文档页数：15
下载文档原格式
合集下载
3.1MCS-51单片机的并行IO口
一、并行I/O口的功能结构
2、接口功能 （2）通用I/O接口
（四）P0口
此时“控制”信号为“0”，多路开关 MUX向下，输出驱动器处于开漏状态，故需 外接上拉电阻，这种情况下，电路结构与P1 相同，所以也是一个准双向口，当要作为输 入时，必须先向口锁存器写“1”。
一、并行I/O口的功能结构
（四）P0口
这是由接口的特殊结构所决定的。每一个 口都包含一个锁存器，一个输出驱动器和两 个（P3口为3个）输入缓冲器。各口的结构也 P 3 有些差异，下面分别介绍。
一、并行I/O口的功能结构
1、接口结构
（一）P1口
P1口一位的结构如下图所示：
图2.15
一、并行I/O口的功能结构
1、接口结构
（一）P1口
接口结构中锁存器起输出锁存作用， 8位锁存器组成特殊功能寄存器P1，场 效应管和上拉电阻组成输出驱动器，以 增大负载能力，三态门1和三态门2分别 用于控制输入引脚和锁存器的状态。
作为I/O口应用的一个实例，下面介绍 8031单片机的最小应用系统如下图所示
二、产生接口控制信号的指令
（四）P0口
8051指令系统中能与接口打交道的指令 大体可分两类 １．一般的输入/输出指令 ２．“读－修改－写”指 令
二、产生接口控制信号的指令
１．一般的输入输出指令
（四）P0口
输入指令执行时，内部产生“读引脚”信号， 直接从口线读入，亦称“读引脚”指令。 下面是属于这种指令的各种实例：
二、产生接口控制信号的指令
（四）P0口 ２．“读－修改－写”指令 INC P2 接口锁存器加１ DEC P1 接口锁存器内容减１ DJNZ P3,LOOP 减１后不为零则跳转 还有三条虽不明显，但也属此列： MOV P1.1,C CLR P1.1 SETB P1.1 将进位位送接口的某位 清接口的某一位 接口的某一位置位
单片机IO口定义
单片机I/O口定义I/O端口又称为I/O接口，也叫做I/O通道或I/O通道。
I/O端口是MCS-51单片机对外部实现控制和信息交换的必经之路，是一个过渡的集成电路，用于信息传送过程中的速度匹配和增强它的负载能力。
I/O端口右串行和并行之分，串行I/O端口一次只能传送一位二进制信息，并行I/O端口一次可以传送一组(8位)二进制信息。
并行I/O端口8051有四个并行I/O端口，分别命名为P0、P1、P2和P3，在这四个并行I/O端口中，每个端口都有双向I/O功能。
即CPU即可以从四个并行I/O端口中的任何一个输出数据，又可以从它们那里输入数据。
每个I/O端口内部都有一个8位数据输出锁存器和一个8位数据输入缓冲器，四个数据输出锁存器和端口号P0、P1、P2和P3同名，皆为特殊功能寄存器SFR中的一个。
因此，CPU数据从并行I/O端口输出时可以得到锁存，数据输入时可以得到缓冲。
四个并行I/O端口在结构上并不相同，因此它们在功能和用途上的差异较大。
P0口和P2口内部均有一个受控制器控制的二选一选择电路，故它们除可以用作通用I/O口外，还具有特殊的功能。
例如：P0可以输出片外存储器的低八位地址码和读写数据，P2口可以输出片外存储器的高八位地址码，等等。
P1口常作为通用I/O口使用，为CPU传送用户数据；P3口除可以作为通用I/O口使用外，还具有第二功能。
在四个并行I/O端口中，只有P0口是真正的双向I/O口，故它具有较大的负载能力，最多可以推动8个LSTTL门，其余3个I/O口是准双向I/O口，只能推动4个LSTTL门。
四个并行I/O端口作为通用I/O使用时，共有写端口、读端口和读引脚三种操作方式，写端口实际上是输出数据，是把累加器A或其他寄存器中的数据传送到端口锁存器中，然后由端口自动从端口引脚线上输出。
读端口不是真正的从外部输入数据，而是把端口锁存器中的输出数据读到CPU的累加器A中。
读引脚才是真正的输入外部数据的操作，是从端口引脚线上读入外部的输入数据。
MCS51单片机总线系统与IO口扩展
6.2.2 单片机总线扩展的编址技术
OE
LE
Dn
Qn
L
H
H
H
L
H
L
L
L
L
L
Qn-1
L
L
H
Qn-1
H
×
×
Z
地址锁存器74LS373
CLR D0-D7Q0-Q7 4 6 2 6 74LS24474LS273 E 0123456789E GG 12Q0-Q7CLKD0-D7AAAAAAAAAAA10A11A12I/O0I/O1I/O2I/O3I/O4I/O5I/O6I/O7OWCE1CE2 56? UUU P0.0-P0.7P0.0-P0.7 +5V 11 01234567 E >> QQQQQQQQ O 01234567 E DDDDDDDDL 2 U74LS373 012 YYY ABC 3 U74LS138 R AD E R P20P07P21P06P22P05P23P04P24P03P25P02P26P01P27P00 W ALE 89C51 1 U
MOV
DPTR,#0FEFFH ;确定扩展芯片地址
MOVX
A,@DPTR
;将扩展输入口内容读入累加器A
当与74LS244相连的按键都没有按下时，输入全为1，若按下某键，则所在线 输入为0。
6.2.1 单片机I/O口扩展
输出控制信号由P2.0和相“或”后形成。当二者都为0后，74LS273的控制端 有效，选通74LS273， P0上的数据锁存到74LS273的输出端，控制发光二极管 LED ， 芯 片 地 址 与 74LS244 的 选 通 地 址 相 同 （ 都 是 ×××× ×××0 ×××× ××××B，通常取为FEFFH）。当某线输出为0时，相应的LED发 光。
MCS-51单片机IO口详解
单片机IO口结构及上拉电阻MCS-51有4组8位I/O口：P0、P1、P2和P3口，P1、P2和P3为准双向口，P0口则为双向三态输入输出口，下面我们分别介绍这几个口线。
一、P0口和P2口图1和图2为P0口和P2口其中一位的电路图。
由图可见，电路中包含一个数据输出锁存器（D触发器）和两个三态数据输入缓冲器，另外还有一个数据输出的驱动（T1和T2）和控制电路。
这两组口线用来作为CPU与外部数据存储器、外部程序存储器和I/O扩展口，而不能象P1、P3直接用作输出口。
它们一起可以作为外部地址总线，P0口身兼两职，既可作为地址总线，也可作为数据总线。
图1 单片机P0口内部一位结构图图2 单片机P0口内部一位结构图P2口作为外部数据存储器或程序存储器的地址总线的高8位输出口AB8-AB15，P0口由ALE选通作为地址总线的低8位输出口AB0-AB7。
外部的程序存储器由PSEN信号选通，数据存储器则由WR和RD读写信号选通，因为2^16=64k，所以MCS-51最大可外接64kB的程序存储器和数据存储器。
二、P1口图3为P1口其中一位的电路图，P1口为8位准双向口，每一位均可单独定义为输入或输出口，当作为输入口时，1写入锁存器，Q(非)=0，T2截止，内上拉电阻将电位拉至"1"，此时该口输出为1，当0写入锁存器，Q(非)=1,T2导通，输出则为0。
图3 单片机P2口内部一位结构图作为输入口时，锁存器置1，Q(非)=0，T2截止，此时该位既可以把外部电路拉成低电平，也可由内部上拉电阻拉成高电平，正因为这个原因，所以P1口常称为准双向口。
需要说明的是，作为输入口使用时，有两种情况:1.首先是读锁存器的内容，进行处理后再写到锁存器中，这种操作即读—修改—写操作，象JBC(逻辑判断)、CPL(取反)、INC(递增)、DEC(递减)、ANL(与逻辑)和ORL(逻辑或)指令均属于这类操作。
2.读P1口线状态时，打开三态门G2,将外部状态读入CPU。
MCS-51的定时计数器
第六章MCS-51的定时/计数器1．如果采用晶振的频率为3MHz，定时器/计数器工作方式0、1、2下，其最大的定时时间为多少？解答：因为机器周期，所以定时器/计数器工作方式0下，其最大定时时间为；同样可以求得方式1下的最大定时时间为262.144ms；方式2下的最大定时时间为1024ms。
2．定时/计数器用作定时器时，其计数脉冲由谁提供？定时时间与哪些因素有关？答：定时/计数器作定时时，其计数脉冲由系统振荡器产生的内部时钟信号12分频后提供。
定时时间与时钟频率和定时初值有关。
3．定时/计数器用作定时器时，对外界计数频率有何限制？答：由于确认1次负跳变要花2个机器周期，即24个振荡周期，因此外部输入的计数脉冲的最高频率为系统振荡器频率的1/24。
4．采用定时器/计数器T0对外部脉冲进行计数，每计数100个脉冲后，T0转为定时工作方式。
定时1ms后，又转为计数方式，如此循环不止。
假定MCS-51单片机的晶体振荡器的频率为6MHz，请使用方式1实现，要求编写出程序。
解答：定时器/计数器T0在计数和定时工作完成后，均采用中断方式工作。
除了第一次计数工作方式设置在主程序完成外，后面的定时或计数工作方式分别在中断程序完成，用一标志位识别下一轮定时器/计数器T0的工作方式。
编写程序如下：ORG 0000HLJMP MAINORG 000BHLJMP IT0PMAIN: MOV TMOD,#06H ；定时器/计数器T0为计数方式2MOV TL0,#156 ；计数100个脉冲的初值赋值MOV TH0,#156SETB GATE ；打开计数门SETB TR0 ；启动T0，开始计数SETB ET0 ；允许T0中断SETB EA ；CPU开中断CLR F0 ；设置下一轮为定时方式的标志位WAIT: AJMP WAITIT0P: CLR EA ；关中断JB F0,COUNT ；F0=1，转计数方式设置MOV TMOD,#00H ；定时器/计数器T0为定时方式0MOV TH0,#0FEH ；定时1ms初值赋值MOV TL0,#0CHSETB EARETICOUNT: MOV TMOD,#06HMOV TL0,#156SETB EARETI5. 定时器/计数器的工作方式2有什么特点？适用于哪些应用场合？答：定时器/计数器的工作方式2具有自动恢复初值的特点，适用于精确定时，比如波特率的产生。
51单片机io口工作的基本原理
51单片机io口工作的基本原理51单片机是一种广泛应用于嵌入式系统开发的微控制器，其基本原理是通过控制输入/输出（I/O）口的电平状态来实现与外部设备的连接与交互。
单片机的I/O口被称为通用I/O口（General Purpose I/O，GPIO），可以通过设置其输入与输出模式以及控制电平状态来与外部设备进行数据的传输与控制。
在51单片机中，GPIO口可以进行两种模式的设置：输入模式和输出模式。
在输入模式下，GPIO口可以将外部设备的电平状态作为输入信号接收，并将该信号传送至单片机内部进行处理。
在输出模式下，单片机可以通过控制GPIO口的电平状态向外部设备发送数据或控制信号。
当GPIO口设置为输入模式时，单片机内部会初始化一个输入缓冲区，用于存储外部设备传入的电平信号。
当外部设备改变电平状态时，单片机会及时检测到，并将相应的电平状态记录在输入缓冲区中。
通过读取输入缓冲区的数值，单片机可以获取外部设备传入的数据。
这样，单片机就能够实现与外部设备的数据交互。
当GPIO口设置为输出模式时，单片机内部会初始化一个输出缓冲区，用于存储将要发送至外部设备的数据。
根据所需的传输方式，单片机可以通过改变输出缓冲区的数值来控制GPIO口的电平状态。
当输出缓冲区的数值发生改变时，单片机会通过输出电路将该数值转换为相应的电平状态，从而将数据或控制信号送至外部设备。
除了设置输入/输出模式以及控制电平状态之外，单片机还可以对GPIO口进行中断配置以及上下拉电阻的设置。
中断配置可以实现在特定事件发生时自动跳转至相应的中断服务函数，从而实现对外部设备的实时响应。
上下拉电阻则可以提供电平稳定性，防止输入口因为无输入信号而漂移到不确定状态。
综上所述，51单片机的I/O口工作基于设置输入/输出模式以及控制电平状态，通过与外部设备进行电平交互来实现数据的传输与控制。
通过合理配置中断和上下拉电阻，单片机可以实现高效稳定的IO口工作，为嵌入式系统开发提供强大的功能与灵活性。
51单片机各引脚及端口详解
51单片机各引脚及端口详解51单片机引脚功能：MCS-51是标准的40引脚双列直插式集成电路芯片,引脚分布请参照----单片机引脚图：l ~ P0口8位双向口线（在引脚的39~32号端子）。
l ~ P1口8位双向口线（在引脚的1~8号端子）。
l ~ P2口8位双向口线（在引脚的21~28号端子）。
l ~ P2口8位双向口线（在引脚的10~17号端子）。
这4个I/O口具有不完全相同的功能,大家可得学好了,其它书本里虽然有,但写的太深,对于初学者来说很难理解的,我这里都是按我自已的表达方式来写的,相信你也能够理解的。
P0口有三个功能：1、外部扩展存储器时,当做数据总线（如图1中的D0~D7为数据总线接口）2、外部扩展存储器时,当作地址总线（如图1中的A0~A7为地址总线接口）3、不扩展时,可做一般的I/O使用,但内部无上拉电阻,作为输入或输出时应在外部接上拉电阻。
P1口只做I/O口使用：其内部有上拉电阻。
P2口有两个功能：1、扩展外部存储器时,当作地址总线使用2、做一般I/O口使用,其内部有上拉电阻;P3口有两个功能：除了作为I/O使用外（其内部有上拉电阻）,还有一些特殊功能,由特殊寄存器来设置,具体功能请参考我们后面的引脚说明。
有内部EPROM的单片机芯片（例如8751）,为写入程序需提供专门的编程脉冲和编程电源,这些信号也是由信号引脚的形式提供的,即：编程脉冲：30脚（ALE/PROG）编程电压（25V）：31脚（EA/Vpp）接触过工业设备的兄弟可能会看到有些印刷线路板上会有一个电池,这个电池是干什么用的呢这就是单片机的备用电源,当外接电源下降到下限值时,备用电源就会经第二功能的方式由第9脚（即RST/VPD）引入,以保护内部RAM中的信息不会丢失。
在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东东呢他起什么作用呢都说了是电阻那当然就是一个电阻啦,当作为输入时,上拉电阻将其电位拉高,若输入为低电平则可提供电流源;所以如果P0口如果作为输入时,处在高阻抗状态,只有外接一个上拉电阻才能有效。
MCS51的片内接口及定时器计数器
参考程序如下：
ORG 0000H LJMP MAIN
ORG 0100H MAIN：
MOV TMOD，#09H MOV TH0，#00H MOV TL0，#00H BACK1： JB P3.2，BACK1 SETB TR0
BACK2： JNB P3.2，BACK2
BACK3： JB P3.2，BACK3 CLR TR0 MOV 70H，TL0 MOV 71H，TH0 SJMP $
P1=～K;} Return; }
5.2 MCS-51定时/计数器及其应用
51系列内部有2个16位的定时/计数器T0、T1
52系列内部有3个16位的定时/计数器T0、T1、T2
功能：
定时 计数
可编程 串行口的波特率发生器
定时/计数器的可编程特性：
⑴ 确定其工作方式是定时还是计数
⑵ 预置定时或计数初值
回目录 上页 下页
计数初值X的计算方法： 计数方式：
N= 2n－X（X即为要求计数的次数）
定时方式： （2n － X）×T = 定时值
∴ X = 2n －定时值 / T 其中T为机器周期，时钟的12分频， 若晶振为6MHz，则T = 2µs， 若晶振为12MHz，则T = 1µs
回目录 上页 下页
BACK：
MOV A，P0 ；读P0口开关状态，并送入累加器A
CPL A
；对累加器A求反
MOV P1，A
；从P1口输出
SJMP BACK ；循环执行
C51参考程序如下： Sfr P0=0x80; Sfr P1=0x90; Void main(){ Volatile unsigned char k; P0=0xff; P1=0; While(1) { K=P0;
第六章mcs-51单片机IO端口(1)
第六章mcs-51单片机IO端口(1)
准双向口：从图中结构看，引脚上的外部信号既加在三态缓 冲器的输入端上，又加在输出级FET2的漏极上，若此FET2 是导通的（相当于曾输出锁存过数据0），则引脚上的电位始 终被钳位在0电平上（除非外部信号源有极大的负载能力）， 输入数据不可能正确地读入。因此P0口是一个准双向口，即 在输入数据时，应先把口置1，也就是锁存器的~Q为0，这样 使输出级的2个FET都截止，引脚处于悬浮状态，可作高阻抗 输入。这就是所谓的准双向口。
下图为P0口的某位P0.n(n=0~7)结电路和一个输出控 制电路组成。输出驱动电路由一对FET（场效应管）组成，其 工作状态受输出控制电路的控制，后者包括：1个与门、1个反 相器和1个模拟转换开关（MUX）。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
第六章 MCS-51的I/0
第六章mcs-51单片机IO端口(1)
单片机I/O口的使用
对单片机的控制，其实就是对I/O口的控制，无论单片机 对外界进行何种控制，或接受外部的控制，都是通过I/O 口进行的。51单片机总共有P0、P1、P2、P3四个8位双 向输入输出端口，每个端口都有锁存器、输出驱动器和输 入缓冲器。4个I/O端口都能作输入输出口用，其中P0和 P2通常用于对外部存储器的访问。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口(1)
2、P0作为地址/数据总线
当P0口作为地址/数据总线使用时，可以分为两种情况。一种情况 是从P0输出地址或数据，这时CPU发出的控制信号应为高电平1， 转换开关把反相器输出端与下拉FET接通，同时与门开锁。输出的 地址或数据信号即通过与门去驱动上拉FET，又通过反相器去驱动 下拉FET。另一种情况是从P0输入数据，这时信号仍应从输入缓冲 器进入内部总线。
准双向口：从图中结构看，引脚上的外部信号既加在三态缓 冲器的输入端上，又加在输出级FET2的漏极上，若此FET2 是导通的（相当于曾输出锁存过数据0），则引脚上的电位始 终被钳位在0电平上（除非外部信号源有极大的负载能力）， 输入数据不可能正确地读入。因此P0口是一个准双向口，即 在输入数据时，应先把口置1，也就是锁存器的~Q为0，这样 使输出级的2个FET都截止，引脚处于悬浮状态，可作高阻抗 输入。这就是所谓的准双向口。
下图为P0口的某位P0.n(n=0~7)结电路和一个输出控 制电路组成。输出驱动电路由一对FET（场效应管）组成，其 工作状态受输出控制电路的控制，后者包括：1个与门、1个反 相器和1个模拟转换开关（MUX）。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
第六章 MCS-51的I/0
第六章mcs-51单片机IO端口(1)
单片机I/O口的使用
对单片机的控制，其实就是对I/O口的控制，无论单片机 对外界进行何种控制，或接受外部的控制，都是通过I/O 口进行的。51单片机总共有P0、P1、P2、P3四个8位双 向输入输出端口，每个端口都有锁存器、输出驱动器和输 入缓冲器。4个I/O端口都能作输入输出口用，其中P0和 P2通常用于对外部存储器的访问。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口(1)
2、P0作为地址/数据总线
当P0口作为地址/数据总线使用时，可以分为两种情况。一种情况 是从P0输出地址或数据，这时CPU发出的控制信号应为高电平1， 转换开关把反相器输出端与下拉FET接通，同时与门开锁。输出的 地址或数据信号即通过与门去驱动上拉FET，又通过反相器去驱动 下拉FET。另一种情况是从P0输入数据，这时信号仍应从输入缓冲 器进入内部总线。
MCS-51 I-O端口的使用
P3口作为通用I/O口时，第二功能输出信号为1（高电平），此时，内部总线信号经锁存器和场效应 管输入/输出，工作过程与P1端口作用相同。
（2）P3口第二功能
P3口第二功能如表所示:
提示
根据实际的应用场合中的需要，一般 把几条端口线设置为第二功能，而另外几 条端口线处于第一功能运行状态。因此， 在这种情况下，不宜对P3端口作字节操作， 需采用位操作的形式。
—6—
读锁存器
读锁存器中的数据时，读锁存器三态门缓冲器 U1打开（即三态门缓冲器的控制端有效），锁存器 输出端Q的数据经三态门U1进入内部数据总线。
注意
当从内部总线输出高电平后，锁存器Q＝1，Q＝0，场效 应管T2截止。若外接引脚信号为低电平，此时从引脚读入的 数据与从锁存器读入的数据不同。
为避免原端口的状态被读错，MCS-51系列单片机指令系 统中提供了“读—修改—写”方式指令，如ANL、ORL、XRL等 （这些指令都需要得到原端口输出的状态，修改后再输出）， 采用读锁存器方式而不是读引脚方式。
P2口作为I/O端口使用时，多路开 关的控制信号为0（低电平），多路开 关与锁存器的Q端相接，数据输出与输 入工作过程与P0端口作为通用I/O口时 相似，这里不再赘述。
P2口作为通用I/O口
—11—
P2口作为地址总线时，多路开关的控 制信号为1（高电平），多路开关与地 址线接通，地址信号→非门（数据反 相）→场效应管（数据反相）→P2.X。
—4—
① 数据输出
由数据总线向引脚输出的工作过程：写锁存器信号CP有效， 内部总线的信号→锁存器的输入端D→锁存器的反向输出 端Q→多路开关MUX→T2管（数据反相）→P0.X。
提示
当多路开关的控制信号为低电平0时，与门输出为低电平，T1管是 截止的，所以作为输出口时，P0是漏极开路输出，当驱动上接电流负 载时，需要外接上拉电阻。
（2）P3口第二功能
P3口第二功能如表所示:
提示
根据实际的应用场合中的需要，一般 把几条端口线设置为第二功能，而另外几 条端口线处于第一功能运行状态。因此， 在这种情况下，不宜对P3端口作字节操作， 需采用位操作的形式。
—6—
读锁存器
读锁存器中的数据时，读锁存器三态门缓冲器 U1打开（即三态门缓冲器的控制端有效），锁存器 输出端Q的数据经三态门U1进入内部数据总线。
注意
当从内部总线输出高电平后，锁存器Q＝1，Q＝0，场效 应管T2截止。若外接引脚信号为低电平，此时从引脚读入的 数据与从锁存器读入的数据不同。
为避免原端口的状态被读错，MCS-51系列单片机指令系 统中提供了“读—修改—写”方式指令，如ANL、ORL、XRL等 （这些指令都需要得到原端口输出的状态，修改后再输出）， 采用读锁存器方式而不是读引脚方式。
P2口作为I/O端口使用时，多路开 关的控制信号为0（低电平），多路开 关与锁存器的Q端相接，数据输出与输 入工作过程与P0端口作为通用I/O口时 相似，这里不再赘述。
P2口作为通用I/O口
—11—
P2口作为地址总线时，多路开关的控 制信号为1（高电平），多路开关与地 址线接通，地址信号→非门（数据反 相）→场效应管（数据反相）→P2.X。
—4—
① 数据输出
由数据总线向引脚输出的工作过程：写锁存器信号CP有效， 内部总线的信号→锁存器的输入端D→锁存器的反向输出 端Q→多路开关MUX→T2管（数据反相）→P0.X。
提示
当多路开关的控制信号为低电平0时，与门输出为低电平，T1管是 截止的，所以作为输出口时，P0是漏极开路输出，当驱动上接电流负 载时，需要外接上拉电阻。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
51单片机4个I/O端口线路设计的非常巧妙，学习I/O端口 逻辑电路，不但有利于正确合理地使用端口，而且会给设计 单片机外围逻辑电路有所启发。
第六章mcs-51单片机IO端口
下面简单介绍一下输入/输出端口结构。 6.1 P0口和P2的结构
第六章mcs-51单片机IO端口
一、P0口的结构
下图为P0口的某位P0.n(n=0~7)结构图，它由一个输出锁 存器、两个三态输入缓冲器、一个输出驱动电路和一个输出控 制电路组成。输出驱动电路由一对FET（场效应管）组成，其 工作状态受输出控制电路的控制，后者包括：1个与门、1个反 相器和1个模拟转换开关（MUX）。
第六章mcs-51单片机IO端口
准双向口：从图中结构看，引脚上的外部信号既加在三态缓 冲器的输入端上，又加在输出级FET2的漏极上，若此FET2 是导通的（相当于曾输出锁存过数据0），则引脚上的电位始 终被钳位在0电平上（除非外部信号源有极大的负载能力）， 输入数据不可能正确地读入。因此P0口是一个准双向口，即 在输入数据时，应先把口置1，也就是锁存器的~Q为0，这样 使输出级的2个FET都截止，引脚处于悬浮状态，可作高阻抗 输入。这就是所谓的准双向口。
第六章 MCS-51的I/0
第六章mcs-51单片机IO端口
单片机I/O口的使用
对单片机的控制，其实就是对I/O口的控制，无论单片机 对外界进行何种控制，或接受外部的控制，都是通过I/O 口进行的。51单片机总共有P0、P1、P2、P3四个8位双 向输入输出端口，每个端口都有锁存器、输出驱动器和输 入缓冲器。4个I/O端口都能作输入输出口用，其中P0和 P2通常用于对外部存储器的访问。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
DQ CLK Q
T1
T2 MUX
P0.n P0口 引脚
读引脚
第六章mcs-51单片机IO端口
② 输入时----分读引脚或读锁存器
读引脚：由传送指令MOV)实现；
端口中的2个三态缓冲器用于读操作。一个缓冲器用于直接读 端口引脚处的数据，当执行一般由端口输入的指令时，读脉冲 把图中下面一个三态缓冲器打开，这样端口上的数据将经过缓 冲器送至内部总线。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口
CPU向端口输出数据时，写脉冲加在触发器时钟端CLK上，这 样与内部总线相连的D端的数据取反后就出现在~Q端上，又经输 出FET反相，在P0引脚上出现的数据正好是内部总线的数据。P0 口的输出级可以驱动8个LS TTL输入，但在开漏状态下，为了驱 动NMOS或其它拉流负载，需要外接上拉电阻。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口
2、P0作为地址/数据总线
当P0口作为地址/数据总线使用时，可以分为两种情况。一种情况 是从P0输出地址或数据，这时CPU发出的控制信号应为高电平1， 转换开关把反相器输出端与下拉FET接通，同时与门开锁。输出的 地址或数据信号即通过与门去驱动上拉FET，又通过反相器去驱动 下拉FET。另一种情况是从P0输入数据，这时信号仍应从输入缓冲 器进入内部总线。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口
2、P0作为地址/数据总线
▪ P0引脚输出地址/输入数据
输入信号是从引脚通过输入缓冲器进入内部总线。 此时，CPU自动使MUX向下，并向P0口写“1”，“读引脚”控制 信 号有效，下面的缓冲器打开，外部数据读入内部总线。
第六章mcs-51单片机IO端口
51系列单片机有4个I/O端口，每个端口都是8位准双向 口，共占32根引脚。每个端口都包括一个锁存器(即专用寄 存器P0～P3)、一个输出驱动器和输入缓冲器。通常把4个端 口笼统地表示为P0～P3。
在无片外扩展存储器的系统中，这4个端口的每一位都 可以作为准双向通用I/O端口使用。在具有片外扩展存储器的 系统中，P2口作为高8位地址线，P0口分时作为低8位地址 线和双向数据总线。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口
② 输入时----分读引脚或读锁存器
图中上面一个缓冲器并不直接读取端口引脚上的数据，而 是读取锁存器Q端的数据。Q端与引脚处的数据是一致的。结构 上这样安排是为了适应所谓“读-修改-写”类指令的需要。这类 指令的特点是：先读口，随之可能对读入的数据进行修改，然 后再写到端口上。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
DQ CLK Q
T1
T2 MUX
P0.n P0口 引脚
读引脚
第六章mcs-51单片机IO端口
1、P0口作为普通I/O口
①输出时 模拟转换开关的位置由来自CPU的控制信号决定，当
控制信号为0（低电平）时，开关处于图示位置，它把输出 级与锁存器的~Q端接通。同时，因为与门输出为0，输出 级中的上拉FET处于截止状态，因此输出级是漏极开路的开 漏电路。这时P0口可作一般的I/O口用。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
DQ CLK Q
T1
T2 MUX
P0.n P0口 引脚
读引脚
第六章mcs-51单片机IO端口
例如逻辑与指令：ANL P0，A就属于这类指令。此指令先把 P0上的数据读入CPU，随之与累加器A内的数据按位进行逻辑 与操作，最后再把与的结果送回P0口。这类指令同样适用于 P1~P3口。 对于“读-修改-写”指令，不直接读引脚上的数据而读锁存器 上的数据，是为了避免错读引脚上电平的可能性。例如，若用 一根口线去驱动一个晶体管的基极，当向此口线写1时，晶体管 导通，并把引脚上的电平拉低。这时若从引脚上读取数据，会 把此数据（应为1）错读为0，若从锁存器Q端读取，则可以得 到正确的数据。
第六章mcs-51单片机IO端口
下面简单介绍一下输入/输出端口结构。 6.1 P0口和P2的结构
第六章mcs-51单片机IO端口
一、P0口的结构
下图为P0口的某位P0.n(n=0~7)结构图，它由一个输出锁 存器、两个三态输入缓冲器、一个输出驱动电路和一个输出控 制电路组成。输出驱动电路由一对FET（场效应管）组成，其 工作状态受输出控制电路的控制，后者包括：1个与门、1个反 相器和1个模拟转换开关（MUX）。
第六章mcs-51单片机IO端口
准双向口：从图中结构看，引脚上的外部信号既加在三态缓 冲器的输入端上，又加在输出级FET2的漏极上，若此FET2 是导通的（相当于曾输出锁存过数据0），则引脚上的电位始 终被钳位在0电平上（除非外部信号源有极大的负载能力）， 输入数据不可能正确地读入。因此P0口是一个准双向口，即 在输入数据时，应先把口置1，也就是锁存器的~Q为0，这样 使输出级的2个FET都截止，引脚处于悬浮状态，可作高阻抗 输入。这就是所谓的准双向口。
第六章 MCS-51的I/0
第六章mcs-51单片机IO端口
单片机I/O口的使用
对单片机的控制，其实就是对I/O口的控制，无论单片机 对外界进行何种控制，或接受外部的控制，都是通过I/O 口进行的。51单片机总共有P0、P1、P2、P3四个8位双 向输入输出端口，每个端口都有锁存器、输出驱动器和输 入缓冲器。4个I/O端口都能作输入输出口用，其中P0和 P2通常用于对外部存储器的访问。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
DQ CLK Q
T1
T2 MUX
P0.n P0口 引脚
读引脚
第六章mcs-51单片机IO端口
② 输入时----分读引脚或读锁存器
读引脚：由传送指令MOV)实现；
端口中的2个三态缓冲器用于读操作。一个缓冲器用于直接读 端口引脚处的数据，当执行一般由端口输入的指令时，读脉冲 把图中下面一个三态缓冲器打开，这样端口上的数据将经过缓 冲器送至内部总线。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口
CPU向端口输出数据时，写脉冲加在触发器时钟端CLK上，这 样与内部总线相连的D端的数据取反后就出现在~Q端上，又经输 出FET反相，在P0引脚上出现的数据正好是内部总线的数据。P0 口的输出级可以驱动8个LS TTL输入，但在开漏状态下，为了驱 动NMOS或其它拉流负载，需要外接上拉电阻。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口
2、P0作为地址/数据总线
当P0口作为地址/数据总线使用时，可以分为两种情况。一种情况 是从P0输出地址或数据，这时CPU发出的控制信号应为高电平1， 转换开关把反相器输出端与下拉FET接通，同时与门开锁。输出的 地址或数据信号即通过与门去驱动上拉FET，又通过反相器去驱动 下拉FET。另一种情况是从P0输入数据，这时信号仍应从输入缓冲 器进入内部总线。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口
2、P0作为地址/数据总线
▪ P0引脚输出地址/输入数据
输入信号是从引脚通过输入缓冲器进入内部总线。 此时，CPU自动使MUX向下，并向P0口写“1”，“读引脚”控制 信 号有效，下面的缓冲器打开，外部数据读入内部总线。
第六章mcs-51单片机IO端口
51系列单片机有4个I/O端口，每个端口都是8位准双向 口，共占32根引脚。每个端口都包括一个锁存器(即专用寄 存器P0～P3)、一个输出驱动器和输入缓冲器。通常把4个端 口笼统地表示为P0～P3。
在无片外扩展存储器的系统中，这4个端口的每一位都 可以作为准双向通用I/O端口使用。在具有片外扩展存储器的 系统中，P2口作为高8位地址线，P0口分时作为低8位地址 线和双向数据总线。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口
② 输入时----分读引脚或读锁存器
图中上面一个缓冲器并不直接读取端口引脚上的数据，而 是读取锁存器Q端的数据。Q端与引脚处的数据是一致的。结构 上这样安排是为了适应所谓“读-修改-写”类指令的需要。这类 指令的特点是：先读口，随之可能对读入的数据进行修改，然 后再写到端口上。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
DQ CLK Q
T1
T2 MUX
P0.n P0口 引脚
读引脚
第六章mcs-51单片机IO端口
1、P0口作为普通I/O口
①输出时 模拟转换开关的位置由来自CPU的控制信号决定，当
控制信号为0（低电平）时，开关处于图示位置，它把输出 级与锁存器的~Q端接通。同时，因为与门输出为0，输出 级中的上拉FET处于截止状态，因此输出级是漏极开路的开 漏电路。这时P0口可作一般的I/O口用。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
DQ CLK Q
T1
T2 MUX
P0.n P0口 引脚
读引脚
第六章mcs-51单片机IO端口
例如逻辑与指令：ANL P0，A就属于这类指令。此指令先把 P0上的数据读入CPU，随之与累加器A内的数据按位进行逻辑 与操作，最后再把与的结果送回P0口。这类指令同样适用于 P1~P3口。 对于“读-修改-写”指令，不直接读引脚上的数据而读锁存器 上的数据，是为了避免错读引脚上电平的可能性。例如，若用 一根口线去驱动一个晶体管的基极，当向此口线写1时，晶体管 导通，并把引脚上的电平拉低。这时若从引脚上读取数据，会 把此数据（应为1）错读为0，若从锁存器Q端读取，则可以得 到正确的数据。