西电 数电大作业

一、八人抢答器1、用到的电子元件74LS147D、7404N、74LS175D、带译码电路的数码管DCD_HEX_DIG_GREEN、单刀双掷开关、单刀单掷开关、5V电源、矩形波信号源、导线若干2、总电路图3、仿真结果4、逻辑分析图二、8位数据的并/串及串/并转换电路1、串联输入并联输出电路（1）用到的电子元件74LS194D、7405N、字信号发生器、信号发生器、逻辑分析仪、5V电源、导线若干（2）总电路图(3)仿真结果及逻辑分析图2、并联输入串联输出（1）用到的电子元件74LS151D、逻辑分析仪、数字信号发生器、导线若干（2）总电路图（3）仿真结果三、模150计数器1、所用电子元件：74LS161D两片、74LS151D三片、带译码电路的数码管DCD_HEX_DIG_GREEN两个、5V 1W灯泡三个、7404N若干、74LS08D若干、7432N一个、AND4两个、7430N两个、5V 电源、逻辑分析仪、导线若干2、总电路图3、仿真结果如图所示，此时数码管显示32，代表中室的灯亮。

4、功能分析⑴计数部分：采用同步清零法实现。

两片74LS161D通过级联构成八位二进制数，数码管构成两位十六进制数。

计数器从0计数至149共150个状态，数码管显示从00到95（10010110为过渡态）。

⑵同宿舍学号显示部分：对左中右室分别利用8选1MUX以及与非门等实现各宿舍舍友学号的选择功能。

当计数器输出左室舍友的学号45-48即00101101-00110000时，数码管显示2d-30，此过程左室的灯亮；当计数器输出中室舍友的学号49-50即00110001-00110100时，数码管显示31-34，此过程中室的灯亮；当计数器输出右室舍友的学号53-56即00110101-00111000时，数码管显示35-38，此过程右室的灯亮。

否则输出为0，即灯都不亮。

5、逻辑分析图。

数字信号处理大作业班级：021231学号：姓名：指导老师：吕雁一写出奈奎斯特采样率和和信号稀疏采样的学习报告和体会1、采样定理在进行A/D信号的转换过程中，当采样频率fs.max大于信号中最高频率fmax的2倍时(fs.max>2fmax)，采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的5～10倍；采样定理又称奈奎斯特定理。

(1)在时域频带为F的连续信号 f(t)可用一系列离散的采样值f(t1),f(t1±Δt)，f(t1±2Δt)，...来表示,只要这些采样点的时间间隔Δt≤1/2F，便可根据各采样值完全恢复原始信号。

(2)在频域当时间信号函数f(t)的最高频率分量为fmax时,f(t)的值可由一系列采样间隔小于或等于1/2fo的采样值来确定,即采样点的重复频率fs ≥2fmax。

2、奈奎斯特采样频率(1)概述奈奎斯特采样定理：要使连续信号采样后能够不失真还原，采样频率必须大于信号最高频率的两倍（即奈奎斯特频率）。

奈奎斯特频率（Nyquist frequency）是离散信号系统采样频率的一半，因哈里·奈奎斯特（Harry Nyquist）或奈奎斯特－香农采样定理得名。

采样定理指出，只要离散系统的奈奎斯特频率高于被采样信号的最高频率或带宽，就可以真实的还原被测信号。

反之，会因为频谱混叠而不能真实还原被测信号。

采样定理指出，只要离散系统的奈奎斯特频率高于采样信号的最高频率或带宽，就可以避免混叠现象。

从理论上说，即使奈奎斯特频率恰好大于信号带宽，也足以通过信号的采样重建原信号。

但是，重建信号的过程需要以一个低通滤波器或者带通滤波器将在奈奎斯特频率之上的高频分量全部滤除，同时还要保证原信号中频率在奈奎斯特频率以下的分量不发生畸变，而这是不可能实现的。

在实际应用中，为了保证抗混叠滤波器的性能，接近奈奎斯特频率的分量在采样和信号重建的过程中可能会发生畸变。

学习中心/函授站_姓名学号西安电子科技大学网络与继续教育学院2020 学年下学期《数字逻辑电路》期末考试试题（综合大作业）题号一二三四总分题分30 10 30 30得分考试说明：1、大作业试题于2020 年10 月15 日公布：（1）毕业班学生于2020 年10 月15 日至2020 年11 月1 日在线上传大作业答卷；（2）非毕业班学生于2020 年10 月22 日至2020 年11 月8 日在线上传大作业答卷；（3）上传时一张图片对应一张A4 纸答题纸，要求拍照清晰、上传完整；2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。

一、单项选择题（每小题2 分，共40 分）1、下列各数中与十进制数101 不相等的数是（ D ）。

A．（0100 0011 0100）余3BCD B．（141）8C．（1100101）2D．（66）162、八进制数（35）8的8421BCD 是（ B ）。

A．0011 1000B．0010 1001C．0011 0101D．0010 11003、为使与非门输出为1 则输入（ A ）。

A．只要有0 即可B．必须全为0C．必须全为1D．只要有1 即可4、函数F AC BC AB与其相等的表达式是（ B ）。

A．BC B．C+AB C．AC AB D．AB5、使函数F AB AC BC 等于 0 的输入 ABC 的组合是（ C ）。

A ．ABC=111 B ．ABC=110 C ．ABC=100 D ．ABC=0116、四变量的最小项ABCD 的逻辑相邻项是（ A ）。

A ．ABCDB ．ABCDC ．ABCD D ．ABCD 7、函数 F ABC B .C (A D )BC 的对偶式是（ C ）。

A ．G (A B C )(B C )(AD B C )B ．G A BC (B C )ADB CC ．G A B C (B C )(AD B C )D ．G A BC (B C )AD B C8、FA B C ADE BDE ABC 的最简式为（ A ）。

模拟电子线路仿真作业1、同相比例放大器〔运放开环增益为A=2，限幅电压|U|=12V〕情况一：信号源为幅值是3V的正弦波情况二：信号源为幅值是5V的正弦波2、反相比例放大器〔运放开环增益为A=-4，限幅电压|U|=12V〕情况一：信号源为幅值是2V的正弦波情况二：信号源为幅值是5V的正弦波3、电压跟随器〔限幅电压|U|=12V〕信号源为幅值是7V的正弦波4、反相相加器〔运放开环增益均为A=-1，限幅电压|U|=12V〕情况一：信号源分别为为幅值是2V、3V、4V的三角波情况二：信号源分别为为幅值5V、6V、7V的三角波5、同相相加器〔限幅电压|U|=12V〕情况一：信号源分别为为幅值3V、5V的正弦波情况二：信号源分别为为幅值6V、8V的正弦波6、相减器〔限幅电压|U|=12V〕情况一：U1=9V，U2=6V情况二：U1=1V，U2=9V7、积分器输入为正弦波时情况一：输入电压U=4V时情况二：输入电压U=13V时输入为三角波时刚开始出现的非稳态情况一：输入电压U=4V时输入为方波时情况一：输入电压U=3V时情况三：输入电压U=10V时8、差动积分器正弦波情况一：输入电压分别为：U1=3V U2=2V情况二：输入电压分别为U1=8V U2=2V三角波情况一：输入电压分别为：U1=3V U2=2V方波情况一：输入电压分别为：U1=3V U2=2V9、微分器正弦波输入电压U=10V三角波输入电压U=12V方波输入电压U=12V10、一阶无源低通滤波器幅频特性：相频特性：1.反相输入一阶有源低通滤波器输入信号是振幅为10v，频率为50Hz的正弦信号C1=1μF，R1=1kΩ，R2=2kΩ，电源电压为12v 幅频特性：相频特性：2.同相输入一阶有源低通滤波器输入信号是振幅为5v,频率为50Hz的正弦信号R1=R2=R3=1kΩ，R4=2kΩ幅频特性：相频特性：3.二阶有源低通滤波器输入信号是振幅为5v,频率为50Hz的正弦信号R1=R2=R3=R4=1kΩ，C1=C2=1μF幅频特性：相频特性：4.二阶有源带通滤波器输入信号是振幅为5v,频率为50Hz的正弦信号，R1=R2=R3=R4=R5=1kΩ，C1=C2=1μF幅频特性：相频特性：5.二阶有源带阻滤波器输入信号是振幅为5v,频率为50Hz的正弦信号R1=R2=R3=R4=1kΩ，R5=0.5kΩ，C1=C2=1μF，C3=2μF 幅频特性：相频特性:6.一阶全通滤波器输入信号是振幅为5v,频率为50Hz的正弦信号R1=R2=1kΩ，R3=2kΩ，C1=1μF幅频特性：相频特性：。

学习中心/函授站_姓 名学 号西安电子科技大学网络与继续教育学院2021学年上学期《数字逻辑电路》期末考试试题（综合大作业）题号 一 二 三 四 总分 题分 30104020得分考试说明：1、大作业试题于2021年4月23日公布：（1）学生于2021年4月23日至2021年5月9日在线上传大作业答卷； （2）上传时一张图片对应一张A4纸答题纸，要求拍照清晰、上传完整； 2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。

一、单项选择题（本大题共15小题，每小题2分，共30分） 1．二进制数(1011001.001)2 对应的十进制数是（ ）A ．(87.125 )10B ．(59.2 )10C ．(89.125) 10D ．(131.1)102．将(01000011.00101000)5421BCD 转换成十六进制数为（ ）A ．(2A.3)16B ．(2B.4)16C ．(2C.2)16D ．(2B.1)16 3．逻辑表达项的逻辑相邻项是（ ） D C B A A ．B ．CD ．D ABC D C B A CD B A D A 4．逻辑函数的最简与非式为（ ） C B A C B A C B A F ⋅+++⊕=)()( A ． B . C . D. C B B A ⋅⋅C B AB ⋅BC B A ⋅C B B A ⋅⋅5．已知，使F=1的取值为（ ）B BD AD CD ABC F ++++=A ．ABC=011B .BCD=111C ．BC=11D .BD=006．逻辑函数对偶函数为（ ）D B C A BD F ⋅++=A ． B .))()((D B C A D B F +++=))()((D B C A D B F +++=C ．D .D B C A D B F +++=D B C A D B F +++=7．电路如图1.1所示，输出函数F 的表达式为（ ）A ．B ． BC C A F +=BC C A F ⋅=C ．D ．BC F ⋅=BC C A F +=8．函数的最简或非表达∑∑+=dF )14,10,8,3()12,6,5,4,2,1,0(式为（ ）A ．B .C AD F ++=C A D F ++=C ．D .F +++=F +++=9．在TTL 电路中，能实现“线与”逻辑的是（ ）A ．OC 门B .异或门C ．TS 门D .与或非门10．如果把JK 触发器的输入端J=K=1，该触发器就转换为（ ）A ．DB .C ．RSD .JK'T 11．8级触发器组成的计数器，其最大计数模是（ ）A. B.8 C. D . 1682=⨯6482=25628=12．下列逻辑部件属于时序逻辑电路的是（ ）A ．数据分配器B.译码器C.移位寄存器D .数据比较器13．由555定时器构成的单稳态触发器，其暂态时间t w 为（ ）A ．0.7RCB .RCC ．1.1RCD .1.4RC14．n 位环形移位寄存器的无效状态数是（ ）A . B. C .n D.2nn n -2n n 22-15．下列说法中，哪一种是正确的（ ）A.单稳态电路可以作为方波产生器B.施密特电路可以定时F图1.1C.多谐振荡器可以将非矩形波矩形波D.施密特电路可以作为幅度鉴别器二、填空题（本大题共5小题，每小题2分，共10分） 16．十进制的4用余3BCD 码表示其代码是 。

数电大作业学院：电子工程学院选题一：交通灯一、设计要求为了确保十字路口的车辆顺利畅通地行驶，往往都采用自动控制的交通信号灯来进行指挥。

其中红灯亮，表示该条道路禁止通行；黄灯亮表示暂时的停车，等待信号；绿灯亮表示可以通行。

1.设计一个十字路口交通信号灯控制器，其要求如下：设南北方向的红、黄、绿灯分别为r，y，g；东西方向的红、黄、绿灯分别为R，Y，G，满足图1 的工作流程并且可以并行工作：g（R）→r（G），黄灯用于提示绿灯变为红灯或者绿灯变为红灯。

2.满足两个方向的工作时序：其中令东西方向为主干道方向，绿灯亮30秒，红灯亮20秒，黄灯5秒；南北方向为支线，绿灯20秒，红灯30秒，黄灯5秒。

3.十字路口要有数字显示装置（数码管），作为时间提示，以便人们更直观地把握时间。

二、方案1、总体设计方案分析系统的逻辑功能需求后，交通灯控制系统将主要由以下几个部分构成：定时脉冲发生器、状态机、控制器、译码器、延时器、彩灯。

定时脉冲发生器发出以1S为单位的定时脉冲，状态机控制交通灯红、绿、黄状态的变化，而控制器将控制数码管的倒计时，并将对状态机进行反馈。

延时器、译码器与交通彩灯将由状态机的输出信号进行相应的信号灯变化。

总体设计框图如下：为实现倒计时功能，可由555芯片设计一个1S为周期，50%占空比的脉冲电路，以控制控制器的时钟。

3、状态机设计将图一的四个状态分别以00、01、11、10表示，则可用双D触发器构成一个简单的状态机21124、控制器设计控制器主要实现倒计时功能，但普通计数器只有正向计数功能，固在计数输经过分析上表，其中每个状态的初始值都可由状态机的输出状态进行置数。

7610321212D5=Q1与非Q2 。

5、延时、译码、及信号灯设计信号灯同样可由状态机的输出信号控制，其中用“1”表示灯亮，“0”表示由译码器的两个输出脚经过或门得到。

但是，为了实现在29、04、19秒变灯还必须在状态机与译码器之间加上一个延时器，当变灯信号到达后，延时一秒，再经由译码器控制信号灯变化，而这同样也可以由一个双D触发器实现。

汽车尾灯控制电路一、mutisim简介1.1 概述Multisim是Interactive Image Technologies (Electronics Workbench)公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。

它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。

Multisim软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。

凭借NI Multisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE模拟器模仿电路行为。

借助专业的高级SPICE 分析和虚拟仪器，您能在设计流程中提早对电路设计进行的迅速验证，从而缩短建模循环。

与NI LabVIEW和SignalExpress软件的集成，完善了具有强大技术的设计流程，从而能够比较具有模拟数据的实现建模测量。

二：设计要求与思路2.1 设计目的与要求设计目的：设计一个汽车尾灯控制器，实现对汽车尾灯状态的控制。

设计要求：在汽车尾部左右两侧各有3个指示灯（假定用发光二极管模拟），根据汽车运行的状况，指示灯需具有四种不同的状态：①汽车正向行驶时，左右两侧的指示灯处于熄灭状态。

②汽车向右转弯行驶时，右侧的三个指示灯按右循环顺序点亮③汽车向左转弯行驶时，左侧的三个指示灯按左循环顺序点亮④汽车临时刹车时，左右两侧指示灯处于同时闪烁状态2.2设计思路与构想总体设计思路与构想：初步确定本次设计实验分为三个步骤进行：第一步设计出秒脉冲电路，第二步设计三进制电路，第三步控制开关的状态组合。

2.2.1汽车尾灯显示状态与汽车运行状态的关系为了区分汽车尾灯的4种不同的显示模式，需设置2个状态控制变量。

假定用开关K1和K0进行显示模式控制，可列出汽车尾灯显示状态与汽车运行状态的关系，如表2.1所示。

表2.1汽车尾灯和汽车运行状态2.2.2汽车尾灯控制器功能描述在汽车左右转弯行驶时由于3个指示灯被循环顺序点亮，所以可用一个三进制计数器的状态控制译码器电路顺序输出高电平，按要求顺序点亮3个指示灯。

西电数电大作业本页仅作为文档页封面，使用时可以删除This document is for reference only-rar21year.March数电作业设计报告一、八人抢答电路设计要求：1.抢答器编号1到8，相应的抢答器被按下时其编号会在数码管上显示，此时其他抢答器的操作将被封锁；2.具有每次抢答之前的手动清零功能；3.清零后新一轮抢答开始，倒计时30秒，若30内无抢答器被按下，则红灯亮一下示意此次抢答无效；具体结构展示：1）抢答电路如图：初始状态：按下抢答器按键后：按下清零按键后：首先将八个抢答器的状态等效一组状态码，采用74LS148（8线-3线优先编码器）进行编码输出，输入端选取0到7位对应八个抢答器，由于输出范围为000~111，所以输出端加74LS283（超前进位加法器）将输出每项加0001，此时输出范围为0001~1000，输送给数码管以显示组号；为了实现当有抢答器按下是其他抢答器被封锁的功能，采用74LS175（四D触发器）以及一个D触发器以及一个四输入与非门构成锁存器，连接方式如图。

当有抢答器被按下的时候编码器从EO 端端同时产生一个上升脉冲，送入4D触发器的时钟端，为了让时钟捕捉到触发器输入端的序列，使用D触发器对EO端的脉冲进行延时。

最终当信号序列送入数码管后，四个Q输出端通过一个与非门连接编码器的使能端EI，当有信号序列输入时，与非门输出为1，编码器被禁止工作；需要清零时按一下与触发器clear端相连的开关，此时四D触发器Q输出端全部置1，与非门输出为0，编码器工作，等待接收信号；2）计时电路如图：采用两片74LS160（十进制计数器）整体置数法构成模三十计数器，计数范围为000000001 ~ 0011 0000，输出端连接数码管显示。

三十秒计数结束的时若仍没有抢答器被按下，则红灯亮，此次抢答无效。

3）总电路如图：抢答电路与计时电路连接的关键在于：1.四D触发器Q输出端进过与非门后再过一个反相器与两片计数器的一个允许控制端相连，以达到控制计数器是否工作的目的；2.四D触发器清零端与计时器的反馈相与之后送给置数端，以确保每次清零后计数从零开始。

一、数字时钟电路（显示时：分：秒；CP频率f=1Hz）
该电路由6个计数器、6个带编译的译码显示管及一些门电路组成。

其中U9、U11、U25为模10计数器，从0000到1001计数，显示管也可以从0显示到9,：U10、U12为模6计数器，从0000计数到0101，显示管可以显示0到5；U26为模3计数器。

整体为3*10*6*10*6*10，恰好符合时钟，只需在时间为23时59分59秒时所有计数器需重新预制为0，运用反馈电路当U26为0010、U25为0011时用三端与非门预置所有计数器为0.
电路图见下一页。

图中时间显示为15时19分06秒。

二、8位数据的并/串及串/并转换电路
该电路是由六个移位寄存器74LS194及一些门电路构成并联输入从U2的A端、U1的D、C、B、A、U4的D、C、B8个端口并联输入，图中输入分别为10101010，经寄存器八次右移后在输出端为U2的QA端变为串联信号，在示波器图中可以看到其串联输出信号（第一个信号）。

串联信号又从U8的右移串行数据输入端输入，同样经8次右移后分别在U9的QD、Qc、QB、QA端及U8的QD、QC、QB、QA端并联输出。

如此便实现了8位数据的并/串及串/并转换。

注：示波器图中，第一个信号为并转串后的串行输出信号，第二个信号为U2端的输入信号，第三个信号为U8的QA端输出信号，第四个为U9QD端的输出信号。