当前位置：文档之家 › 基于FPGA+CPU的信号处理系统的设计与实现

基于FPGA+CPU的信号处理系统的设计与实现

  • 格式：pdf
  • 大小：1.68 MB
  • 文档页数：2

• 174

•ELECTRONICS WORLD・技术交流

基于FPGA+CPU的信号处理系统的

设计与实现

上海广电通信技术有限公司 李红霞

【摘要】文章简要介绍了雷达信号处理的发展现状，为了解决现有的雷达

信号处理系统信号处理能力弱、数据传输速率低的问题，设计开发了基于FPGA+CPU的船用导航雷达信号处理系统。该系统充分利用FPGA的流水

性能以及通用 CPU的并行处理能力，将算法合理分配至不同的处理器中，

实现大数据量的实时传输和高性能的实时信号处理。文章从系统设计入手

介绍了船用导航雷达信号处理系统的工作原理，简要介绍了船用导航雷达

信号处理系统的硬件设计，并从信号预处理、信号处理、目标跟踪三个方

面阐述了船用导航雷达信号处理系统的信号处理流程和算法设计。

【关键词】雷达信号处理系统；信号预处理；信号处理；目标跟踪

0 引言

船舶驾驶员在驾驶船舶过程中，需要做到瞭望、定位、导航和

避碰，这就要通过船用导航雷达来保证。船用导航雷达是船舶正常

航行所必备的电子设备之一,在过弯道、船舶靠港和离开以及海上

作业等方面起到了重要的作用[1]。

雷达系统的不断升级相应的要求大幅提升信号处理系统的计算

速度、数据带宽和传输速率[2]。而现有的雷达信号处理系统的运算

能力较低，传送数据的速率不高，无法满足现代信号处理的需求。

因此增强雷达系统的运算能力，提高传送数据的速度是如今雷达

信号处理亟待解决的问题。本文所采用的方案，可以很好地完成实

时、可靠的雷达信号处理。

本文中的信号处理系统采用ADC+FPGA+CPU的系统架构，集

高密度计算与高速数据传输于一体，实现强大的信号处理及数据交

换能力[1]，同时提高了系统的集成度。

1 系统设计

船用导航雷达信号处理的数据量大，对实时性和数据传输速率都

要求较高，本文中针对以上特点，并结合 FPGA的流水性能以及通用 CPU的并行处理能力，将算法合理分配至不同的处理器中，提升了信

号处理能力和数据传输能力，降低成本的同时提高了系统的集成度。

船用导航雷达信号处理系统通过ADC对视频信号进行采样，将

模拟视频信号转换为数字化的视频数据。FPGA接收雷达接口卡的触

发、船艏、方位等信号，计算得到当前的方位码信息，并且对数字化

的视频数据进行同频异步干扰抑制、脉间积累等处理。FPGA将此视

频通过PCIE总线发送至CPU进行杂波抑制、增益控制等处理。CPU将

处理后的视频数据一方面通过PCI总线发送给雷达主机板进行雷达画

面的显示；一方面进行点迹凝聚、目标跟踪等算法处理，之后通过串

口将目标航迹信息发送至雷达主机板进行雷达二次信息的显示。

2 硬件设计

图1所示是船用导航雷达信号处理系统的ADC+FPGA+CPU系统

设计方案。其中模数转换器采用AD9628芯片，采样频率最高可达105MHz，量化位数为12位。首先利用高速差分运放ADA4932-2把单

端信号转换成差分信号，再通过直流耦合方式送给AD9628进行AD采

集。时钟信号由AD9512提供，FPGA通过SPI接口对AD9628、AD9512

进行配置。利用12对LVDS把AD9628与FPGA相连。FPGA采用XILINX VIRTEX5系列的XC5VLX95T，其外围挂载2组

DDR2 SDRAM，每组位宽32位，容量为256MB，用于视频数据的存储。

FPGA的软件开发基于Xilinx ISE13.1集成开发环境，采用VHDL语言。

CPU采用通用的COMe模块，其CPU为i5-4400E，主频

2.7GHz，双核四线程，外围搭载16GB的DDR3。CPU与FPGA之间

通过PCIE总线进行高速数据传输,线速率最高可达2.5Gbps。CPU与

雷达主机板之间通过33MHz、32位的PCI总线传送视频数据，并通

过串口进行目标航迹数据及雷达导航数据的传输，波特率最高可

达115200bps。另外，它还提供10/100/1000Mbps自适应的RJ45的网

口、4路USB接口、1路VGA接口。

图1 船用导航雷达信号处理系统的硬件结构

3 软件设计

软件设计包括信号预处理、信号处理、目标跟踪三部分。

3.1 信号预处理软件

信号预处理软件基于FPGA的平台实现，其功能主要包括：信

号采集、方位码计算、噪声抑制等。

（1）信号采集

模拟视频信号通过ADC转化成数字视频信号，FPGA控制其采

样时序，并依据重频状态，将相应的数字视频数据存储至内部FIFO

中，当读信号有效时，读出FIFO内的数据，供其他模块使用。

（2）方位码计算

方位码计算模块接收触发、船艏、方位信号和本舰船艏向信息

和船艏校正信息，生成一个高精度的16位基于船艏方位码和基于正北方位码。此高精度方位信号，满足跟踪和显示精度的需求。

图2 方位码计算示意图• 175

•ELECTRONICS WORLD・技术交流

如图2所示，当前触发上升沿到来时刻基于船艏的方位码为：其中，为船艏上升沿到来后，第一个方位脉冲上升沿距离船艏上升沿的系统时钟计数值；为当前触发距离上一个方位脉冲上升沿的系统时钟计数值；为船艏上升沿与当前触发之间的方位脉冲的个数；为c1当前使用平滑后方位脉冲间的计数值；

为c2当前使用平滑后方位脉冲间的计数值，为当前时刻本舰

的船艏校正信息。

（3）噪声抑制

由于噪声在空间上均匀分布，且往往幅值较小，可通过相邻多

个脉冲间相同距离上的视频幅度取均值，用以抑制噪声。但是如果

每个脉冲都重新计算N条脉冲的均值，计算量和数据存储量都是很

大的考验。为了提高运算效率，节省存储量，设计时采用滑窗的方

法来实现脉间积累的累加操作。

3.2 信号处理软件

信号处理软件基于CPU的硬件平台，在linux系统上进行开发，

其实现的功能主要包括：杂波抑制（海浪抑制、雨雪抑制）、增益

控制、点迹凝聚等，并发送数据给目标跟踪模块和雷达主机板。

（1）杂波抑制

由于杂波和干扰剩余是时变的，并且非均匀的分布在空间中，

不同区间的杂波强度具有较大差别，所以船用导航雷达信号处理系

统采用单元平均恒虚警算法进行杂波抑制。

（2）增益控制

增益控制模块接收雷达主机板的增益控制命令，对杂波抑制后

的杂波剩余数据进行增益控制，滤除噪声，得到除去杂波和噪声的

视频数据。

（3）点迹凝聚

点迹凝聚模块接收每个脉冲的报文数据，经过脉冲内凝聚和脉

冲间凝聚，从雷达回波视频数据中，将真实目标的回波以点迹的形式提取出来，将点迹数据以扇区为单位输出给目标跟踪模块。

3.3 目标跟踪软件

目标跟踪软件对凝聚后的点迹数据进行数据关联,将同一目标

在不同扫掠间的点迹关联在一起，然后对目标的运动信息进行滤波

平滑,形成一条可以形容目标运动态势的航迹，并通过串口发送给

雷达主机板进行显示，为操作人员提供参考信息，指导航行、规避

危险目标，保障航行安全。其中，数据关联采用的算法是最近邻关

联法，航迹滤波采用α-β匀速滤波器。

4 结束语

今后，船舶导航雷达的趋势将是由雷达天线和雷达信号处理板以

及普通PC机及显示器组成一部性能优异的雷达[3]。其中雷达信号处理

板将是影响雷达性能的关键部分，因此雷达信号处理板的性能优劣将

直接影响雷达的整体性能。本文的导航雷达信号处理系统可以完成实

时处理较大数据量的信号，并进行非常快的数据传送工作，针对现代

雷达信号的特点设计的算法抗干扰能力强、灵敏度高、运算效率高，

可靠性好，满足船用导航雷达的需求，实际应用效果良好。

参考文献[1]车压进.舰载雷达信号处理器系统硬件设计[J].舰船科学技术,2017,39(4A):

118-120.

[2]王鸿超,耿常青,王龙,童文峰.高脉冲密度雷达信号处理系统设计[J].微

型机及应用.2017,36(22):41-44.[3]田增山,杨进超,刘恒.基于FPGA的通用雷达信号处理板卡设计[J].现代

电子技术,2016,39(21):103-106.

作者简介：李红霞（1983—），山东人，研究生，毕业于大连海事大

学，现供职于上海广电通信技术有限公司，高级设计师，工程师，研究

方向：雷达信号处理与数据处理。

（上接第173页）

过阈值的情况，采用同样的方式进行分析。该通信节点每接收到1bit数据的情况下会消耗的能源可以按照公式进行计算：。

基于以上论述，在进行节点数据转发的过程中，可以首先对

其他通信节点的数据进行接收，进而基于该节点转发数据进行方法送，每次进行的数据转发所需要消耗能源为：

簇群内部及不同簇群之间所进行的通信活动是以无数据碰撞MAC协议为基础的，无需对数据碰撞与数据重发过程中所产生的

能源损耗加以考量，可以将首个由于能源损耗产生失效节点传输所

需时间描述为Tnetwork。在这个过程中，可以对网络进行划分，将之

划分为时间驱动与数据采集两种类型。如果该节点并不需要进行数

据传输，则该节点通过休眠来减少能源损耗，一旦周围环境发生变

化，或者出现节点数据传输到期，则该节点会从休眠当中苏醒，并

且对数据传输进行有效监测。

5.实验结果

实验中考量不同网络通信环境下的系统设计与应用状况，分析不

同情况下的节点传输控制效果，利用VisualC进行实验平台的搭建。

首先，如果实验环境中存在较多的干扰因素，则可以将网络节

点传输的收发距离控制在10米左右，合理控制其数据信息传输的灵敏

度，对各种情况下的节点传输过程中所产生的能源损耗所产生的误比

特率进行观察。本文所采用的实验方法，在数据传输方面所产生的误

比特率较为合理，本文在进行基于单片机的嵌入式多节点网络通信系

统设计中所采用的主控制芯片为以C8051F020高速8位单片机，在一定

情况下可以减少数据信息传输过程中所产生的误比特率。

其次，如果实验环境较为空旷，并没有过多干扰因素，则可以

对网络通信节点的输出距离加以控制，可以将其控制在15米左右，

将数据信息传输与接收的灵敏度控制在1s到2s之间，并且对比不同

情况下的数据传输能源损耗。经过对比可以得知，本文所采用的系统设计方法，在网络通信节点数据传输方面的能源损耗控制可以通

过双频结构来加以实现，进一步保障能源损耗过程中控制模块电路

逻辑单元的使用性能，所采用的晶体管具备较低的频域，利用该晶

体管进行能源损耗控制模块的设计，可以实现对于网络通信系统信

息数据传输过程中能源损耗的有效控制。

以单片机为基础的嵌入式多节点网络通信系统设计过程中，

对其设计方法所进行的检测可以通过网络通信节点传输速率作为指

标。实际上，本文采用的设计方法对于节点传输过程中能源损耗的

覆盖率具备较好的效果，将其通信系统的接口模块划分为直接连接

与间接连接两种方式，具备较高的覆盖率，在能源损耗方面的覆盖

效果较好，因此具备实用性与有效性[3]。

6.结语

本文所提出的以单片机为基础的嵌入式多节点网络通信系统，其

主控制器采用了C8051F020，并且一直为核心进行功能模块的设计，

搭建了嵌入式多节点网络通信系统，在系统功能稳定性方面具有较大

优势，并且具备较高的能源损耗控制精准性，因此在实际的使用中可

以对当前网络通信系统设计模式中存在的不足与缺陷加以弥补。

参考文献[1]陈文庆.非线性网络通信系统的稳定性控制模型仿真[J].科技通报,2015,

31(12):77-79.

[2]缪竟鸿,王薇,武志刚等.基于STM32F103的无主机通信系统的设计[J].

科学技术与工程,2017,17(4):223-229.[3]杨娜.基于单片机的嵌入式多节点网络通信系统设计[J].现代电子技

合集下载

基于FPGA地震勘探信号滤波系统设计与实现

基于FPGA地震勘探信号滤波系统设计与实现

Ｉ　一探索　窭………………………．　

基于ＦＰＧＡ地震勘探信号滤波系统设计与实现　

中国石油辽河油田勘探开发研究院朱世娇　

【摘要】信号的滤波处理在野外地震数扼采集中起着重要的作用，能否在数据采集过程中消除干扰，高精度地采集到所需要的有效信号，是后期数据的正确处理和解译的　

关键，本文将先进的电子技术和地震勘探技术结合，设计了一套高速的滤波系统，并对其进行测试验证，取得了较好的滤波效果。　

【关键词】地震数据采集；滤波系统；测试验证　

随着近代电子技术的发展，地球物理勘探　

技术在不断进步，作为最重要的地球物理勘探　

方法一地震勘探也在飞速的发展，无论是数据　

采集技术、仪器的升级改造方面，都得到了很　

大程度的提升。野外地震数据采集是地震勘探　

最重要的过程，它包括对地震信号的采集、地　

震信号的放大和滤波处理、信号的预存　

储，能否在数据采集过程中消除干扰，高精度　

地采集到所需要的有效信号，是后期数据的正　

确处理和解译的关键，通常采用一定性能的滤　

波器对噪声信号进行处理，本设计结合当前地　

震勘探数据采集处理的要求和电子技术发展的　

现状，设计了基于ＦＰＧＡ的信号滤波系统。　

１．滤波系统的设计与实现　

地震数据采集的关键是地震波信号，它是　

地震勘探时利用人工激发产生的，在弹性不同的　

］　

≈ｆ　强制　ｒ．—．１目Ｈ　☆ｌ　

图１高精度采集及滤波的重要性　

三　

ｌｌ　

：　罐　图２　ＦＩＲ滤波器实现结构　

ｉ　瑚瓣　…一　。　…　！～一‘驾剽　。　釜：　地层内传播规律来勘探地下地质情况的信号　

由图１可以看出，野外数据采集过程中能　

否消除干扰，高精度地采集到所需要的有效信　

号，是后期数据的正确处理和解译的关键，地　

震数据解译的正确与否又关系到后续工作的开　

展。数字滤波器主要有无限冲激响应数字数字　

滤波器（ＩＩＲ数字滤波器）和有限冲激响应数　

字滤波器（ＦＩＲ数字滤波器）。与ＩＩＲ数字滤波　

器相比，ＦＩＲ数字滤波器最显著的优点就是可　

以在设计任意幅频特性的同时，保证了严格的　

基于FPGA的线性调频连续波雷达信号处理设计与实现

基于FPGA的线性调频连续波雷达信号处理设计与实现

基于FPGA的线性调频连续波雷达信号处理设计与实现

高　星(中国船舶重工集团公司第七二三研究所,江苏扬州２２５１０１)

摘要:介绍了连续波雷达信号处理的现场可编程门阵列(FPGA)实现方法,分析了线性调频连续波信号处理算法,设计了一种基于FPGA的信号处理方法,通过SignalTapⅡ仿真,证明了其有效性.关键词:现场可编程门阵列;线性调频连续波雷达;信号处理中图分类号:TN９５７􀆰５１ 文献标识码:A 文章编号:CN３２Ｇ１４１３(２０１９)０１Ｇ００８３Ｇ０３DOI:１０．１６４２６/j．cnki．jcdzdk．２０１９．０１．０２０DesignandImplementationofLFMCWRadarSignalProcessingBasedonFPGAGAOXing(The７２３InstituteofCSIC,Yangzhou２２５１０１,China)Abstract:Thispaperintroducesthefieldprogrammablegatearray(FPGA)implementationmethodofthelinearfrequencymodulationcontinuouswave(LFMCW)radarsignalprocessing,analyzesthealgorithmofLFMCWradarsignalprocessing,designsasignalprocessingmethodbasedonFPＧGA．ItseffectivenessareprovedthroughSignalTapⅡsimulation．Keywords:fieldprogrammablegatearray;linearfrequencymodulationcontinuouswaveradar;signalprocessing

收稿日期:２０１８０４１１０　引　言线性调频连续波(LFMCW)雷达技术由来已久,但是因为相关的理论问题,所以线性调频连续波雷达的应用一直比较有限.从２０世纪７０年代后期开始,研究学者们才开始深入地研究线性调频连续波雷达的各种关键技术,使其得到了更多更全面的认识和关注.线性调频连续波雷达的一些特性分析如下[１]:(１)由于线性调频连续波雷达发射大带宽的调制信号,从而可以得到非常高的距离分辨力;(２)传统的截获接收机很难检测到线性调频连续波雷达发射的发射信号;(３)线性调频连续波雷达发射信号的调频时宽远大于信号传输时延,而且发射机与接收机可以同时工作,所以线性调频连续波雷达在距离上没有盲区;(４)由于线性调频连续波雷达采用超大时带积信号,其持续时间在毫秒量级,相对于同样信号电平和信号带宽的脉冲信号,其具有更大的能量,所以可以得到更强的雷达检测性能;(５)基于快速傅里叶变换(FFT)的算法,能够对线性调频连续波雷达系统的差拍回波的频率信息进行分析,从而可以比较容易地得到目标的距离信息;(６)线性调频连续波雷达信号的发射能量通过大时宽来获得,因此对发射峰值功率[２]要求比较低,从而发射机工作电压要求相对较低,降低了发射机的制造难度,进一步降低了成本.同时雷达更加容易固态化,机动性好,能较好地适应复杂和恶劣的环２０１９年２月舰船电子对抗Feb．２０１９第４２卷第１期SHIPBOARDELECTRONICCOUNTERMEASUREVol．４２No．１境,利于在工程上的实现.１　线性调频连续波雷达测距原理雷达发射机发射锯齿波调频信号,扫频初始频率为f０,调制周期为Tm,调制带宽为β,调频信号在t＝０时刻开始扫频,由图１所示发射信号的频率表示如下[３]:fT(t)＝f０＋K(tＧnTm),nTm≤t≤(n＋１)Tm(１)式中:n＝０,１,２􀆺;K＝BTm,为调频斜率.

基于FPGA的通信电子信号处理设计

基于FPGA的通信电子信号处理设计

基于FPGA的通信电子信号处理设计

随着信息技术的不断发展，通信电子技术在现代化社会中的应用变得越来越广泛。在通信电子领域中，传统的数字信号处理技术已越来越无法满足未来通信技术的需求。基于FPGA的通信电子信号处理技术以其灵活性、可重构性、高性能与低功耗等特点，成为了现代化通信领域的一个重要的研究方向。下面，本文将从FPGA的应用角度出发，系统地介绍通信电子信号处理设计的相关知识。

一、FPGA的特点

FPGA（Field Programmable Gate Array）是一种可编程逻辑器件。由于其可现场编程的特性，FPGA可以实现底层硬件逻辑的可编程化，能够方便地配置和优化硬件系统，从而更好地适应各种应用的需求。FPGA可以被看作是自定义集成电路（ASIC）的一种替代品。FPGA的特点主要有以下几点：

1、适应性强：FPGA具有使用方便，开发时间短，开发成本低等优点；同时还可以根据用户需求定制开发，适用范围广。

2、高性能：由于内置对实现高速逻辑运算的块RAM，FPGA可以在很短的时间内完成许多高速运算。

3、灵活性：FPGA采用可编程的方式进行设计，因此可以根据不同的需求进行各种不同的编程以达到各种不同功能的实现。

4、可重用性：FPGA的设计可以重复使用，便于对同一功能的不同实现进行比较。

因此，FPGA被广泛应用于各类计算机、通信电子、航空航天电子和军事电子等领域。

二、FPGA在通信电子信号处理设计中的应用

随着数字通信技术的不断发展，各种新型通信技术与系统层出不穷，而FPGA对于这些新型通信技术和系统的开发与实现有着很好的应用前景。下面，本文将从信号数字化、通信协议处理、通信功率控制等方面阐述FPGA在通信电子领域中的应用。

1、信号数字化

信号数字化是通信电子领域中的重要领域之一，它的主要作用是将模拟信号转化为数字信号。在数字通信系统中，采用的模拟调制技术包括调幅、调频和调相。而数字通信需要对数字信号进行模拟解调处理。这时候，FPGA可由实现信号采集、滤波、数字信号解调等操作。同时，在信号数字化过程中，FPGA可以实时调整采集参数，进而控制信号的采集质量和数据处理效率。

基于FPGA的数字信号处理芯片设计

基于FPGA的数字信号处理芯片设计

基于FPGA的数字信号处理芯片设计

随着科技的发展，数字信号处理技术在现代社会中越来越得到广泛的应用。而数字信号处理芯片作为数字信号处理技术的核心，其设计的重要性也越来越凸显。在数字信号处理芯片设计中，FPGA技术是一种常用的设计手段。本文将重点介绍基于FPGA的数字信号处理芯片设计。

一、数字信号处理芯片的概念

数字信号处理芯片又被称为DSP芯片，是一种集成电路芯片，其主要功能是对数字信号进行处理。数字信号处理芯片可以完成数字信号的滤波、变换、编码等一系列与信号相关的操作，最终将处理过的数字信号输出。

数字信号处理芯片的应用领域非常广泛，包括语音、音视频、通信、雷达等多个领域。其中，数字信号处理芯片在语音识别、音视频压缩和解压缩、图像处理等方面的应用非常广泛。

二、数字信号处理芯片设计的基本流程

数字信号处理芯片设计的基本流程包括系统设计、芯片开发、硬件验证、软件开发以及系统测试。其中，FPGA技术主要应用在芯片开发阶段。

数字信号处理芯片的设计流程主要包括以下几个步骤： 1. 系统需求分析：根据设计需求，确定数字信号处理芯片的基本功能，并对系统进行分析与可行性评估。

2. 系统设计：根据需求分析的结果，对数字信号处理芯片进行系统结构设计。

3. 芯片开发：采用FPGA技术，对数字信号处理芯片进行设计和开发。

4. 硬件验证：对芯片进行硬件验证，包括仿真测试和实际硬件测试。

5. 软件开发：在数字信号处理芯片的基础上，编写相应的软件。

6. 系统测试：对整个系统进行测试，包括性能测试和实际应用测试。

三、基于FPGA的数字信号处理芯片设计

FPGA技术是数字信号处理芯片设计中非常重要的一种技术手段。FPGA具有可编程性强、运算速度快、低功耗等优点，逐渐成为数字信号处理芯片设计的主流技术。

基于FPGA的数字信号处理芯片设计的主要流程分为三个阶段：设计分析、逻辑实现和验证测试。

1. 设计分析 在数字信号处理芯片设计的设计分析阶段，需要进行模块化设计，将整个系统分成各个模块，同时进行模块级别的设计和分析。在这个阶段，需要进行数据格式设计、算法实现以及时序和时钟设计等。