组合逻辑电路设计的基本原理

1 实验七 组合逻辑电路设计

一、实验目的

1、 掌握用小规模集成电路设计组合逻辑电路的方法。

2、 熟悉用中规模集成电路设计组合逻辑电路的方法。

二、实验原理

组合逻辑电路在逻辑功能上的特点是：这种电路在任何时刻的输出仅仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原来的状态没有任何关系。其电路结构基本上由逻辑门电路组成，只有从输入到输出的通路，没有从输出反馈到输入的回路，这类电路没有记忆功能。

组合逻辑电路的设计就是将实际的，有因果关系的问题用一个较合理、经济、可靠的逻辑电路来实现。组合逻辑电路设计的一般过程是

（1）分析事件的因果关系，并用二值逻辑的0与1列出真值表。

（2）把真值表转换为对应的逻辑函数。

（3）根据电路的具体要求和器件的资源情况等因素选定器件的类型。

（4）将逻辑函数化简或变换成与所选用的器件类型相一致。

（5）根据化简或变换后的逻辑函数，画出逻辑电路图。

（6）根据逻辑电路图，用选定的器件实现具体的电路装置，并进行调试完成。

逻辑化简是组合逻辑电路设计的关键步骤之一。但最简设计不一定是最佳的，一般情况在保证速度，稳定可靠与逻辑关系清晰的前提下，应尽量使用最少的器件，以降低成本，减少体积。 2

组合逻辑电路设计过程通常是在理想情况下进行的，即假定一切器件均没延迟效应。但实际上并非如此，信号通过任何器件都需要一个响应时间。而且由于制造工艺上的原因，各器件的延迟时间离散性很大，因此按照理想情况设计的组合逻辑电路，在实际工作中输入信号变化时有可能产生不正常现象，这就是通常所说的冒险现象。组合逻辑电路的冒险现象是一个重要的实际问题。当设计出一个组合逻辑电路后，首先应进行静态测试，即按真值表依次改变输入变量，测得相应的输出逻辑值，验证逻辑功能后，再进行动态测试，观察是否存在冒险。如果电路存在冒险现象，但不影响电路的正常工作，就不需要采取消除冒险的措施，如果影响电路的正常工作，就必须采取措施加以消除。

四、实验内容

1、设计用与非门及用异或门、与门组成的半加器电路。

要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。

解:

逻辑表达式：S= A

2、设计一个一位全加器，要求用异或门、与门、或门组成。

解:

iCBAAB)(CCBASoi

A B0 00 11 01 10 01 01 01 1SC=1AB＆SC74LS861274LS081233=1=1=1=11 2 34 5 610 9 813 12 1171474LS86＆＆＆＆1 2 34 5 610 9 813 12 1171474LS0874LS861A B Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1SCoABSCo=1=1＆＆≥1Ci23456CC408512356

74LS861A B Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1SCoABSCo=1=1＆＆≥1Ci2345612656＆＆34591011121374LS5474LS0412

3、设计一位全加器，要求用与或非门实现。

解: 11i1-iii1-iiiiBACBACBASiiiiiCBAC

1i1-iiiiiACBBACiC

AiCi-1＆＆≥1＆＆＆＆≥1＆BiSiCi111

4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。 解:

实验目的

1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制的运算规律。

实验器材

二输入四“与非”门组件3片，型号74SL00

二输入四“异或”门组件1片，型号74SL86

六门反向器门组件1片，型号74SL04

二输入四“与”门组件1片，型号74SL08

实验内容

A：一位全加/全减法器的实现

电路做加法还是做减法是由M决定的。当M=0时做加法运算，输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上位的进位；当M=1时做减法运算，输入信号A、B和Cin分别为减数、被减数和低位来的借位，S为差，Co为向上位的借位。

B：舍入与检测电路设计

用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于(5)10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1；其他情况F2=0。

实验前准备

▽内容A：一位全加/全减法器的实现

①根据全加全减器功能，可得到输入输出表如下：

②由以上做出相应的卡诺图：

③于是可得其逻辑电路图：

▽内容B：舍入与检测电路设计

①根据舍入与检测电路功能，可得到输入输出表如下：

②由上做出相应的卡诺图：

③于是可得其逻辑电路图：

实验步骤

1.按要求预先设计好逻辑电路图；

2.按照所设计的电路图接线；

3.接线后拨动开关，观察结果并记录。 实验体会

本次是第一次实验，主要了解了实验平台，同时需要我们将自己设计好的电路，用实验台上的芯片来实现。由于实验所使用的线很多，芯片的接口也多，所以一定要细心，分清楚连接芯片的输入、输出端，以免接错线。



文章标题：深度探析：组合逻辑电路的设计与测试实验

1. 前言

组合逻辑电路是数字电路中的重要组成部分，它在计算机领域、通信领域、工业控制等领域都有着广泛的应用。在本文中，我们将深入探讨组合逻辑电路的设计与测试实验，旨在帮助读者更深入地理解这一主题。

2. 组合逻辑电路的基本原理

组合逻辑电路由多个逻辑门按照一定的逻辑功能组成，并且没有存储功能。其输入变量的取值和逻辑门的连接方式确定了输出变量的取值。在组合逻辑电路中，常见的逻辑门包括与门、或门、非门等。通过这些逻辑门的组合，可以实现各种复杂的逻辑功能。

3. 组合逻辑电路的设计方法

（1）真值表法：通过列出输入变量的所有可能取值，计算输出的取值，得到真值表。然后根据真值表来设计逻辑门的连接方式。

（2）卡诺图法：将真值表中的1和0用图形方式表示出来，然后通过化简操作，得到最简的逻辑表达式。

（3）逻辑代数法：利用逻辑代数的基本定理，将逻辑函数化简到最简形式。

4. 组合逻辑电路的测试实验 组合逻辑电路的测试实验是为了验证设计的电路是否符合设计要求和功能。常用的测试方法包括输入端给定法、输出端测量法、故障诊断法等。在进行测试实验时，需要注意测试的充分性和有效性，避免遗漏潜在的故障。

5. 个人观点和理解

组合逻辑电路的设计与测试实验是数字电路课程中非常重要的一部分，它不仅需要对逻辑门的基本原理有深入的理解，还需要具备灵活运用逻辑门的能力。测试实验则是验证设计是否符合要求，是课程中的一次实际应用练习。

6. 总结与回顾

通过本文的探讨，我们更深入地了解了组合逻辑电路的设计与测试实验。通过对其基本原理和设计方法的分析，我们可以更好地掌握其设计和实验的要点。在参与实验的过程中，我们也能够理解数字电路理论知识的实际应用。

结语

组合逻辑电路的设计与测试实验是一门充满挑战的学科，通过不断地学习和实践，我们可以逐步掌握其中的精髓，为将来的应用打下坚实的基础。