下载文档原格式
二级运算放大器设计-回复首先，为了更好地理解二级运算放大器的设计原理和过程，让我们从基本概念开始。
二级运算放大器，也称为差动放大器，是一种用于放大电压信号的集成电路。
它能够将微小的输入信号放大到更大的幅值，以便进一步处理和分析。
二级运算放大器具有高增益、高输入阻抗和低输出阻抗等优点，因此在各种电子设备和电路设计中被广泛应用。
设计一个二级运算放大器主要涉及以下几个方面：1. 差动放大器的基本工作原理：差动放大器由两个输入端和一个输出端组成，其中一个输入端为正相位输入端，另一个为反相位输入端。
通过在差动放大器中引入差分对，可以增强输入信号差异并抑制共模模式信号，从而提高信号放大效果。
2. 输入级设计：输入级是差动放大器的第一级，负责接收并放大输入信号。
在设计输入级时，需要考虑放大器的增益、频率响应、输出阻抗等参数。
通常采用晶体管作为放大器的输入级元件，因其具有高输入阻抗和高增益的特点。
3. 差动放大器增益的计算：差动放大器的增益可以通过电压增益(Av)来表示。
电压增益是输出信号与输入信号之比的测量，一般以倍数或分贝为单位。
计算差动放大器增益的方法可以通过电路分析或试验测量获得。
4. 输出级设计：输出级是差动放大器的最后一级，负责将输入信号放大后得到的差异信号输出。
输出级一般采用放大器电路，常见的有共射输出级和共集输出级。
输出级的设计目标是实现高增益、低失真和适当的输出阻抗等。
5. 小信号和大信号分析：在二级运算放大器的设计过程中，需要进行小信号和大信号分析。
小信号分析用于研究输入信号的线性放大特性，而大信号分析则用于研究在输入信号饱和时的非线性放大特性。
6. 负反馈的应用：负反馈是二级运算放大器设计中的重要概念。
通过引入负反馈，可以提高放大器的稳定性、线性度和频率响应，并且可以抑制噪声和减小输出偏置。
设计过程中需要考虑负反馈的类型、参数选择和回路连接方式。
7. DC偏置电路设计：差动放大器需要适当的DC偏置电路来确保其在恒定工作点附近工作。
2010年复旦大学881电子线路与集成电路设计考研试题（回忆版）一、模拟电路部分1.两个放大电路，判断工作状态（比书上的同类题简单）2.共射电路，阻容耦合方式，很典型的那种∶（1）求中频增益（2）求上下截止频率H和L（3）电容Ce开路，对中频增益和带宽有啥影响，定性说明3.集成运放，输入级∶单端输出的差放;中间级∶共射（带射级负反馈，且被电容旁路）;输出级∶互补输出级。
输出到输入反相端的反馈接的是常见的电压串联负反馈，但仅限交流（接了电容C再接地的）∶（1）判断反馈组态并求增益（2）电容C的用途（3）求输出功率二、数字电路部分1.A1A2BIB2两个2位二进制数，当AlIA2>B1B2时输出为1，分别按照下述要求实现之∶（1）门电路（2）两片3-8译码器和门电路（3）两个全加器和附加门电路2.（1）用D触发器，JK触发器和SR触发器构成移位寄存器（2）给出三个T触发器，设计一个可自启动的扭环计数器3.当输入信号X 出现上升沿和下降沿时输出Y为1，用D触发器同步时序电路实现三、集成电路设计部分1.（1）全定制和门单元设计门ASIC的方法和各自特点（2）比较差动放大器和单端共源放大器各自优缺点2.一个CMOS反相器，（NMOS源端接了一个1V电压源再接地）（1）Vm=2V，求输出摆幅（2）Vm=2V，已知PMOS尺寸比求NMOS 尺寸比（0.25um 工艺，应该用带速度饱和的公式）（3）信号频率100MHz，C=10pF，求动态功耗3.CMOS差动运放，输入是共源共栅（但在输入两管栅端接了个电阻），负载时二级管连接的POMS器件∶（1）画出VOUT随VINI和VIN2变化曲线图（2）若VIN1=VIN2，且从0-VDD，画出输出曲线图（3）半边电路求输出增益（没说是否忽略或不忽略沟道调制效应和体效应）。
目录1前言1 2二级运算放大器电路1电路结构 1 设计指标 2 3 Cadence仿真软件3schematic原理图绘制 3 生成测试电路 3电路的仿真与分析 444版图绘制5677DRC & LVS版图验证 8 DRC验证8LVS验证8 4结论95参考文献9摘要本文利用cadence软件简述了二级运算放大器的电路仿真和版图设计。
以传统的二级运算放大器为例，在ADE电路仿真中实现工艺，输入直流电源为5v，直流电流源范围27~50uA,根据电路知识，设置各个MOS管合适的宽长比，调节弥勒电容的大小，进入stectre仿真使运放增益达到40db，截止带宽达到80MHz和相位裕度至少为60。
版图设计要求DRC验证0错误，LVS验证使电路图与提取的版图相匹配，观看输出报告，要求验证比对结果一一对应。
关键词：cadence仿真，设计指标，版图验证。
AbstractIn this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the traditional two stage operational amplifier as an example, the realization of technology in ADE circuit simulation, the input DC power supply 5V DC current source 27~50uA, according to the circuit knowledge, set up each MOS tube suitable ratio of width and length, the size of the capacitor into the regulation of Maitreya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60.. The layout design requires DRC to verify 0 errors, and LVS validation makes the circuit map matching the extracted layout, viewing the output report, and requiring verification to verify the comparison results one by one.Key words: cadence simulation, design index, layout verification.1前言近几年来，人们已投入很大力量研究版图设计自动化，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。
二级运放原理二级运放（Operational Amplifier，简称Op-Amp）是一种广泛应用于电子电路中的集成电路，它是由多个晶体管、电阻、电容等元件组成的。
二级运放具有高增益、高输入阻抗、低输出阻抗等特点，被广泛应用于模拟电路、信号调理、比较器、滤波器等电路中。
本文将详细介绍二级运放的工作原理。
一、基本概念二级运放是一个有两个输入端和一个输出端的电子电路。
其中，非反馈端称为正输入端（+）,反馈端称为负输入端（-），输出端称为输出端（OUT）。
二级运放的工作原理主要通过差分放大器来实现。
当电压差分输入到正负输入端时，输出端会产生相应的电压输出。
二、差模放大差模放大是二级运放最基本的功能之一。
差模输入是指将信号同时输入到正负输入端，通过差分放大器来放大信号。
差模放大的原理是利用了二级运放的高增益特性，使得信号放大倍数较大，从而达到放大信号的目的。
三、共模抑制比共模抑制比（Common Mode Rejection Ratio，简称CMRR）是衡量二级运放抑制共模信号能力的一个重要指标。
共模信号是指同时作用于正负输入端的信号。
二级运放能够抑制共模信号，主要是因为负反馈的作用。
负反馈通过反馈回路将输出信号与输入信号进行比较，从而抑制了共模信号的影响。
四、输入阻抗和输出阻抗输入阻抗是指二级运放正负输入端对输入信号的阻抗。
由于二级运放的输入电流非常小，所以它的输入阻抗非常高，通常为几十兆欧姆。
输出阻抗是指二级运放输出端对外部负载的阻抗。
由于二级运放的输出电流能力较强，所以它的输出阻抗非常低，通常为几十欧姆。
五、负反馈负反馈是二级运放工作的核心原理之一。
通过将输出信号与输入信号进行比较，将差异信号反馈到输入端，从而调整输出信号，使得输入信号与输出信号之间达到稳定的比例关系。
负反馈能够提高二级运放的增益稳定性、线性度和频率特性。
六、运放电路应用二级运放广泛应用于各种电子电路中，如信号放大、滤波、比较、积分、微分等。
实验一、两级运算放大器的仿真验证一、实验目的1、学习集成运算电路单元的设计参数的仿真、测试、验证。
2、学习采用Cadence工具实现IC电路设计的基本操作和方法，包括电路图的编辑以及仿真调试过程。
二、实验内容本实验通过设计一个两级运算放大器电路学习Cadence工具下电路的设计和仿真方法。
实验内容包括：1.熟悉Cadence界面及基本的建立新的cell文件等基本过程；2.完成两级运算放大器电路的设计；3.利用Cadence的仿真环境得到波形，分析仿真结果。
该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。
三、实验原理运算放大器是一个能将两个输入电压之差放大并输出的集成电路。
运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT或FET 的电子器件。
它是许多模拟系统和混合信号系统中的重要组成部分。
它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。
1.共模抑制比：差分放大电路抑制共模信号及放大差模信号的能力，常用共模抑制比作为一项技术指标来衡量，其定义为放大器对差模信号的电压放大倍数Aud与对共模信号的电压放大倍数Auc之比，称为共模抑制比，英文全称是Common Mode Rejection Ratio，因此一般用简写CMRR来表示，符号为Kcmr，单位是分贝db。
2.共模输入范围：是指在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。
3.电源抑制比：是输入电源变化量（以伏为单位）与转换器输出变化量（以伏为单位）的比值(PSRR)，常用分贝表示。
通常把满量程电压变化的百分数与电源电压变化的百分数之比称为电源抑制比。
目录1前言12二级运算放大器电路 1电路结构 1设计指标 23 Cadence仿真软件 3schematic原理图绘制 3#生成测试电路3电路的仿真与分析4直流仿真 4交流仿真 4版图绘制5差分对版图设计6电流源版图设计 7负载MOS管版图设计 7.DRC & LVS版图验证 8DRC验证 8LVS验证 8 4结论 95参考文献 9摘要本文利用cadence软件简述了二级运算放大器的电路仿真和版图设计。
以传统的二级运算放大器为例，在ADE电路仿真中实现工艺，输入直流电源为5v，直流电流源范围27~50uA,根据电路知识，设置各个MOS管合适的宽长比，调节弥勒电容的大小，进入stectre仿真使运放增益达到40db，截止带宽达到80MHz和相位裕度至少为60。
版图设计要求DRC验证0错误，LVS验证使电路图与提取的版图相匹配，观看输出报告，要求验证比对结果一一对应。
关键词：cadence仿真，设计指标，版图验证。
AbstractIn this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the traditional two stage operational amplifier as an example, the realization of technology in ADE circuit simulation, the input DC power supply 5V DC current source 27~50uA, according to the circuit knowledge, set up each MOS tube suitable ratio of width and length, the size of the capacitor into the regulation of Maitreya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60.. The layout design requires DRC to verify 0 errors, and LVS validation makes the circuit map matching the extracted layout, viewing the output report, and requiring verification to verify the comparison results one by one.Key words: cadence simulation, design index, layout verification.1前言近几年来，人们已投入很大力量研究版图设计自动化，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。
基本两级运放设计一、实验要求电源电压2.7V，CMR在0.2—1.5v之间，增益大于80db，转换速率大于10v/us，单位增益带宽大于10M，输出电压范围0.3v—2.4v之间。
二、实验目的1.掌握PSPICE的仿真2.熟悉两级放大器的原理三、实验原理下图是基本两级运放的结构图：图1 基本两级运放结构图两级运放将增益与摆幅分开考虑，第一级采用在基本差分放大器来提供高的增益，第二级采用简单的共源级结构以提供大的摆幅。
电路原理图如图2所示：图2 基本两级运放电路原理图● 输入共模电压范围：由M1管饱和条件SD on V V ≥，得到：2112(||)||CC incm TP on on incm CC TP on on V V V V V V V V V V -++⇒---≥≤ 由M2管饱和条件SD on V V ≥，得到：66||||GS incm TP incm GS TP V V V V V V +⇒-≤≥ 取150.2V on on V V = ，，||0.67V TP V =,0.45V TN V =输入共模电压范围为：0V 1.63V incm V ≤≤ ● 输出摆幅：由M6管和M7管的饱和条件DS on V V ≥，得到76on out CC on V V V V -≤≤取670.2V on on V V ==，得到输出摆幅为：0.2V 2.5V out V ≤≤ 四、实验步骤 1、 增益带宽仿真电路图如图3所示：图3 增益带宽仿真电路图通过给定的偏置电流值设置好各个MOS 管和晶体管的参数，然后对整个电路进行交流仿真（AC Sweep ），得到仿真曲线图如图4所示：Frequency1.0Hz 3.0Hz 10Hz30Hz 100Hz 300Hz 1.0KHz 3.0KHz 10KHz 30KHz 100KHz 300KHz 1.0MHz 3.0MHz 10MHz 30MHz 100MHz 300MHz 1.0GHzVDB(OUTDM)VP(OUTDM)-500-400-300-200-100-0100(11.587M,-118.037)(11.587M,-17.185m)(1.0410K,78.264)(2.8411,81.320)图4 交流仿真波特图从上图中，可以看出，该电路的增益81.3d A dB =，带宽为1.04K ，单位增益带宽11.6GB MHz =，相位余度为62°。
