基于DSP的视频测速系统研究
- 格式：doc
- 大小：26.50 KB
- 文档页数：3
基于ＤＳＰ的视频测速系统研究
[摘要]随着电子信息技术的不断发展，人类社会已经迈入信息时代，近些年来，电子器件的运行速度和处理能力有大幅度的提高，数字图像处理技术也在不断进步，视频信息得到越来越广泛的应用。
针对基于DSP有视频测速系统的视频编码模块以及视频球速测量系统中的DSP设计进行了详细的分析。
[关键词]DSP 视频测速视频解码
中图分类号:TN 文献标识码: A 文章编号：1002－6908(2007)1120037-01
一、视频解码模块[1]
系统解码芯片采用Philips公司的SAA7111A来实现模拟输入到数字输出的A/D转换。
SAA7111A的输入可兼容NTSC和PAL两种制式，自动适应图像采集设备输送的模拟图像信号，相应的图像格式为720X525@60Hz和720X62
5@50Hz。
芯片支持4路模拟输入端，可以兼容4路CVBS信号选择输入、两路YC信号选择输入或者一路YC两路CVBS选择输入;可以输出各种码流格式:4:1:1,4:2:2,RGB。
主要由模拟输入预处理模块、色度处理电路、亮度处理电路、同步处理电路、时钟产生电路等几大模块组成。
在本系统中全电视信号经同轴电缆传输至SAA7111A，经过SAA7111A内部A/D转换后，输出符合CCIR601建议格式的4:2:2的16位YUV数据。
其中Y,U,V各为8位数据。
二、视频球速测量系统中的DSP设计
本系统中采用的是以DSP芯片为核心处理器的视频采集解决方案，同时在DSP芯片外围扩展高速存储器，利用DSP芯片针对数字信号处理的速度优势实现实时检测。
一般选用比较高端的DSP芯片TMS230C6211作为核心处理器。
（一）DSP体系结构[2]
TMS320C6211是TI公司的TMS320系列产品中的高性能定点DSP芯片，它的工作频率为167MHz，每秒钟可进行334百万次乘加运算。
TMS320C6211
处理器由三个主要部分组成:CPU内核、外设和存储器。
芯片内有8个并行处理单元，分为相同的两组，并行结构突破传统设计而使得芯片具有很高性能;其体系结构采用甚长指令字(VLIW)结构，单指令字长32位，8个指令组成一个指令包，总字长为256位，即每秒钟可以执行8条指令;芯片内部设置了专门的指令分配模块，可以将每个256位的指令包同时分配到8个处理单元，并由8个单元同时执行;CPU有两组寄存器，每组寄存器由16个32位寄存器组成;外设包括直接存储器访问(DMA)、低功耗逻辑、外部存储器接口(EMIF),串口、主机口和定时器等。
（二）DSP内部存储体[3]
TMS320C6211的片内存储体采用2级高速缓存结构，程序和数据拥有各自独立的高速缓存。
片内的第一级程序缓存称为LIP，第一级数据缓存称为LID,程序和数据共享的第二级存储体称为L2。
1．LID Data Cache:第一级数据缓存。
LID是一个64组(set)的两路成组相连(2-way set associative)结构的缓存，每线大小为32Byte。
因为存取的最小单元为32位的字，所以每一个申请提交的地址的最低2位将被LID忽略，位2作为字地址，位3和位4作为4个8Byte子线(subline)的选择位，接着的6位选择缓存中相应的组。
地址中剩下的其它位作为申请数据的一个唯一标识。
2．LIP Program Cache:第一级程序缓存。
LIP指的是第一级的程序缓冲。
LIP 只能作为缓冲使用，不能设置为映射存储器，也没有冻结(freeze)和直通(bypass)的模式。
LIP在结构上是64线(line)的直接映射式缓存(direct-mapped cache)，每线的大小为64Byte(等于2个取指包)。
对LIP中数据的申请(request )只能以线为单位，因此每一个申请提交的地址的低6位都将被忽略，地址中接着的6位被看作是该地址对应数据(指令)在缓存中的映射位置索引。
32位地址中剩下的其它位将作为申请数据的一个唯一标识。
3．L2 Memory Cache:第二级存储器(level 2) 。
LIP和LID都可以对L2进行存取。
当UP和LlD发生缓存欠载时，首先都会向L2发出申请，L2怎样回应这一申请将取决于L2的状态设置。
复位时，L2 RAM的模式为64KB的映射存储器，以便完成可能需要的上电自加载。
一旦L2 RAM中的任何一部分设置为缓存，那么该部分就不再出现在存储映射中。
L2缓存的线宽为128B。
测速系统采用这种片内存储器结构的DSP有效缓解了DSP外部总线接口的压力，解决了访问速度不匹配的问题，消除了DSP的数据瓶颈，DSP强大的处理能力得以充分利用，提高了系统的实时性。
（三）DSP外围EMIF接口
EMIF: External Memory Interface，指DSP外部存储器接口。
当片内的RAM 容量不能满足系统的程序/数据空间要求时，用户必须在片外进行存储器扩展，这就需要利用外部存储器接口(EMIF )。
实际上，DSP内部各个模块与片外的存储器打交道时，都必须通过EMIF的控制。
EMIF支持的存储器包括:(1)同步突发静态RAM (SBSRAM)；(2)同步动态RAM(SDRAM),(3)异步器件(包括异步SRAM, ROM和FIFO等，EMIF为它们提供了高度可编程的接口时序，以满足不同的需求。
)；(4)外部共享存储空间的器件;
TMS320C6211的外围EMIF接口可为上述这些存储器提供无缝接口(glueless interface)能力，这给开发人员带来了很大的方便。
TMS320C6211的EMIF整个外部空间最大容量为1Gb，平均分为4个空间CE0～CE3，每个CE空间彼此独立，可以进行不同的访问控制(注:DSP的地址线EA限制了可访问的空间最大为128Mb，若想获得256MB的访问空间，可使用通用输出口或另加外部控制逻辑。
)；数据总线宽度为32位，同时也提供对8位/16位存储器的读写支持;既可提供同步存储器的高吞吐率接口，也可支持低速RAM的存取接口;只提供一套控制信号为不同类型的存储器共用。
（四）DSP外围McBSP接口[4]
TMS320C6211的多通道缓冲串口(Multichannel Buffered Serial Port)，是在C2x, C3x, C5x, C54x系列数字信号处理器标准串口的基础上发展而来的，是一种片上资源。
McBSP具有高速、全双工、可与各种总线标准的器件直接接口等特点，它为DSP使用者在不同方面的应用提供了方便，尤其适合在通信领域的应用。
在大多采用激光雷达设备对移动目标进行测速的今天，视频图像测速系统以其成本低、灵活性强的特点越来越受到重视和大力研究，另一方面，DSP嵌入式系统以其强大的数字信号处理能力为视频图像实时处理提供了有力支持。
展望未来，随着基于DSP的视频测速系统不断的完善，必将在包括体育测速领域在内的各个领域扮演越来越重要的角色。
参考文献：
[1]刘丹. 计算机图像处理的数学和算法基础[M]. 北京:国防工业出版社，2005.
[2]夏德深，傅德胜. 计算机图像处理及应用[M]. 南京:东南大学出版社，2004.
[3]陈书海，傅录祥. 实用数字图像处理技术[M]. 北京:科学出版社，2005.
[4]安福东. 机动车的几种测速方式原理及性能的分析比较[J]. 警察技术，2003.3.。
