当前位置：文档之家 › 一位十进制全加器

一位十进制全加器

  • 格式：docx
  • 大小：39.90 KB
  • 文档页数：6

一位十进制全加器

华北电力大学

一位十进制全加器

课程名称：数字电子技术基础 专业班级：电力实1201、电力实1202 指导教师：何玉钧

小组成员：朱思丞（1201） 潘俊诚（1201）

陶 冀（1201） 曹晟哲（1202） 谢力也（1201） 吴若冰（1201）

一位十进制全加器

一、Multisim简介

Multisim是一个专门用于电路设计与仿真的工具软件。它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。Multisim仿真软件能将电路原理图的创建、电路的仿真分析及结果输出都集成在一起，并具有绘制电路图所需的元器件及其仿真测试的仪器，可以完成从电路的仿真设计到电路版图生成的全过程，从而为电子系统的设计、电子产品的开发和电子系统工程提供一种全新的手段和便捷的方法。

二、实验目的

1.掌握全加器的工作原理。 2.掌握逻辑电路图的设计思路。

3.熟练运用Multisim 软件进行电路的仿真。

4.培养所学理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。

三、一位十进制全加器设计原理

1.输入十个按键8421BCD码编码器原理

可以列些十个按键8421BCD码编码器真值表：

输入

S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 1 0

1 1 1 1 1 1 1 1 0 1

1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1

1 1 1 1 1 0 1 1 1 1

1 1 1 1 0 1 1 1 1 1

1 1 1 0 1 1 1 1 1 1

1 1 0 1 1 1 1 1 1 1

1 0 1 1 1 1 1 1 1 1

A 0 0 0 0 0 0 0 0 0 1

B 0 0 0 0 0 1 1 1 1 0

输出 C 0 0 0 1 1 0 0 1 1 0

D GS 0 0 1 0 1 0 1 0 1 0

0 1 1 1 1 1 1 1 1 1

对真值表进行分析可以得知： ①该编码器为输入低电平有效；

②在按下S0~S9中任意一个键时，即输入信号中有一个为低电平时GS=1，表示有信号输入，而只有S0~S9均为高电平时GS=0，表示无信号输入，此时的输出代码0000为无效代码。 2.全加器原理

某些常用的组合逻辑电路模块已经被做成了标准化的中规模集成电路，在大规模集成电路芯片设计中，也经常把它们用作标准模块，用来设计更复杂的数字系统。两个二进制数之间的算术运算，无论是加、减、乘、除，目前在数字系统中均需要化作若干步加法运算进行。因此，加法器是构成数字系统的常见单元电路。

加法器是一种常见的组合逻辑部件，有半加器和全加器之分，它们统称为1位加法器。半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路，就是两个相加数最低位的加法运算。将两个多位二进制相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将对应位的被加数、加数和来自低位的进位三个数相加，这种运算称为全加，实现全加的电路称为全加器。两个数相加时，除最低位之外的其余各位均是全加运算电路。

用门电路实现两个二进制数相加并求出和的组合线路，称为一个全加器。全加器可以处理低位进位，并输出本位加法进位。根据全加器的功能，可列出它的真值表如下：

其中，A、B分别为加数和被加数，Ci为低位进位数，S为本位和数（称为全加和），C0为向高位的进位数。

由真值表填写卡诺图得输出函数表达式： S=A⊕B⊕Ci

C0=AB+(A⊕B)Ci

3.集成4位超前进位加法器74HC283的原理

由全加器输出函数表达式，并考虑多位数相加，全加器的和数Si和进位Ci的逻辑表达式为：

Si=Ai⊕Bi⊕Ci-1

Ci=AiBi+(Ai⊕Bi)Ci-1

定义两个中间变量Gi和Pi

Gi=AiBi Pi=Ai⊕Bi

当Ai=Bi=1时，Gi=1，Ci=1，即产生进位，所以Gi称为产生变量。若Pi=1，则AiBi=0，Ci=Ci−1，即Pi=1时，低位的进位能传送到高位的进位输出端，故Pi称为传输变量。这两个变量都与进位信号无关。

将Gi和Pi带入全加器的和数Si和进位Ci的逻辑表达式中，得

Si=Pi⊕Ci-1

Ci=Gi+PiCi-1

因为进位信号只与变量Gi、Pi和C−1有关，而C−1是最低位的进位信号，其值为0，所以各位的进位信号都只与两个加数有关，它们可以并行产生。用与门和或门即可实现上面所表示的超前进位产生电路。根据超前进位概念构成的集成4位加法器74HC283的功能。

4.运算电路原理

由于两个1位十进制数相加时，被加数A和加数B的取值范围是0~9，其和的取值范围是0~18，因此先把0~18的十进制数、二进制数和8421BCD码表示的值列于下表中。 十进制数 N10 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18

C4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1

S3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0

二进制数

S2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0

S1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 S0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

DC 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

8421BCD码 D8 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0

D4 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1

D2 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 0 0 1 1

D1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1

通过观察上表可知：

①当十进制数≤9，即二进制数≤(01001)2时，二进制码与8421BCD码相同；

②当十进制数≥10，即二进制数≥(01010)2时， 8421BCD码比二进制码

大6；

这正是十六进制加法和十进制加法进位规则相差的部分，因此，只要在二进制码上加(0110)2就可以把二进制码转换为8421BCD码，同时产生进位输出DC=1。这种转换可以加一些与或电路来完成。从上表可以看出，当C4=1时，或当S3=1且S2和S2中至少有一个为1时，进位输出DC=1，所以，进位输出表达式为DC=C4+S3(S2+S1)=C4+S3S2+S3S1。当DC=1时，把(0110)2加到二进制加法器输出端即可。 5.输出七段显示译码器原理

在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，数字显示电路通常由译码驱动器和显示器等部分组成。七段式数字显示器是目前最常用的显示方式。下图表示七段式数字显示器利用不同发光段的组合，显示0~9等阿拉伯数字。

为了使数码管能显示十进制数，必须将十进制数的代码经译码器译出，然后经驱动器点亮对应的段。例如，对于8421BCD码的0011状态，对应的十进制数为3，则译码驱动器应使a、b、c、d、g各段点亮。译码器的功能表就是，对应于某一组数码输入，相应的几个输出端有有效信号输出。

74HC4511功能表如下所示：

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

L L L L L L L H H H H H H H H

L L L H H H H L L L L H H H H

L

H H L L H H L L H H L L H H H L H L H L H L H L H L H L H

L H H L H L H H H L L L L L L

H H H H L L H H H L L L L L L

H L H H H H H H H L L L L L L

L H H L H H L H H L L L L L L

L H L L L H L H L L L L L L L

L L L H H H L H H L L L L L L

L H H H H H L H H L L L L L L

1 2 3 4 5 6 7 8 9 熄灭 熄灭 熄灭 熄灭 熄灭 熄灭

四、Multisim仿真电路图

(1)整体部分

(2)输入部分

(3)加法运算

(4)

五、调试仿真电路 1.0+0 （1）全景

（2）输入部分

（3）输出部分

2.2+5 （1）全景

（2）输入部分

（3）输出部分

3.8+7

（1）全景

（2）输入部分

（3）输出部分

4.9+9 （1）全景

（2）输入部分

（3）输出部分

六、实验总结

本次实验基本上达到了预期的目标。

通过本次课程设计对全加器器的设计和实现，我们加深了对编码器、全加器、七段显示译码器的认识和理解，对组合逻辑电路有了具体可感的认识，也为我们将来将数字电路的知识应用于实践打下了坚实的基础。增强了对具体问题分析解决和团队协作能力。

经过这次短暂的课程设计，我们受益匪浅。我们深切的感觉到理论与实践之间还是有很大的距离。，在以后的学习中，我们需要不断的完善自己的知识体系结构，注意理论与实践的结合，学知识关键是要学活，关键是要会灵活应用，这样所学到的东西才真正的学以致用，才达到了学习的真正目的！

Multisim仿真软件为工程技术设计仿真、电子技术教学、实训、演示提供了强大、灵活、便捷、生动的虚拟仿真工具。通过对全加器功能及应用的虚拟仿真设计、测试、分析，既熟练掌握仿真软件中仪器仪表的使用，也锻炼分析问题解决问题的能力，同时还能准确地验证所设计仿真测试的内容和方法，为进一步利用Multisim软件开发设计仿真新项目打下基础。

感谢何老师的良苦用心的安排和耐心的讲解。

合集下载

一位全加器的设计与实现

一位全加器的设计与实现

一位茔加器昀设计与实坝　

海南软件职业技术学院王晶　陈少晖　雷华军　

［摘要］全加器是计算机中运算器最主要的逻辑单元，全加器的研究对理解整个计算机硬件系统具有极其重要的意义。本文对全　

加器进行详细分析并给出两个简单的加法例子说明加法运算的实现过程并总结了设计组合逻辑电路的步骤和方法，该方法对其他　

数字逻辑电路的设计具有一定的指导意义。　［关键词］全加器　逻辑表达式　逻辑电路　

１、一位全加器的概念　

全加器是指在进行两个数的加法运算时不仅要考虑被加数和加数　

而且要考虑前一位（低位）向本位的进位的一种逻辑器件。它是实现　

加、减、乘、除计算的核心部件，是计算机中最基本的运算单元。一位全　加器（以下简称全加器）是进行加法运算的数都是一位二进制数的全加　

器，一个全加器只能进行一位的加法运算，如果要进行更多位数比如１６　

位或者６４位的加法运算则需要更多的全加器进行扩充。　

２、设计思想及电路实现　

２．１设计思想　

根据全加器的概念，进行一次加法运算，需要考虑三个数的输入，　

即被加数和加数，分别用Ａ，和Ｂ　表示，前一位对本位的进位用ｃ　表　示。输出用ｓ．表示，相加的和产生的进位用Ｃ　表示。这三个输入量可　

以表示８种不同的二进制数值，经过手工计算可得出相应的输出值。　

该过程可以通过真值表（功能表）来表示，如表１。　

表１全加器真值表　

Ａ．　Ｂ．　Ｃ　Ｓ．　Ｃ，　

０　０　Ｏ　０　０　

０　１　Ｏ　ｌ　０　

１　Ｏ　Ｏ　１　０　

ｌ　１　０　Ｏ　ｌ　

０　０　１　１　Ｏ　

０　ｌ　１　０　ｌ　

ｌ　０　１　０　１　

１　１　１　１　１　

表中Ａ，和Ｂ，表示被加数和加数，Ｃ．．．表示相邻的低位向本位的进　

位，注意在这里下标用ｉ—ｌ来表示，ｓ　表示Ａ　、Ｂ和ｃ．．．相加的和，ｃ。表示　

向高位的进位。有了真值表，输入与输出的关系就显而易见了。设计　

人员可根据真值表中的数据写出逻辑表达式并进行化简，得出的结果　

要求必须是最简的。结果最简，用的器件也就最少。最后根据化简的　

一位全加器实验报告

一位全加器实验报告

《计算机组成原理》课程实验

1 实验题目

实验报告正文一律使用A4打印纸打印或手写，页眉上标明“《XXXX》课程实验”字样。页面设置上边距2.5cm，下边距2 cm，右边距2 cm（左装订），多倍行距1.25倍。正文用宋体5号字，页眉和页脚同宋体小5号字并居中。

1、 实验内容

用MAX+plus II 10.1设计一位全加器

2、 实验目的与要求

设计一位全加器，并且熟悉MAX+plus II 10.1使用环境。

3、 实验环境

MAX+plus II 10.1

4、 设计思路分析（包括需求分析、整体设计思路、概要设计）

用两个半加器和一个或门，设计一位全加器。

5、 详细设计

一位全加器可以用两个半加器和一个或门连接而成，半加器由一个与门，一个非门，同或门来实现。

在MAX+plus II 10.1环境操作步骤如下：

1、半加器的设计 2、全加器的设计 3、分配管脚 4、编译

5、仿真 6、下载 7、观察结果

6、 实验结果与分析

半加器原理图

《计算机组成原理》课程实验

2

半加器波形图

全加器原理图

全加器波形图

7、 实验体会与建议

通过这次实验课的学习，我学会了MAX+plus 的使用。了解了半加器和全加器的设计原理和在MAX+plus中的实现方法。在操作过程中虽然遇到了很多的困难，但在同学的帮助下都克服了。同学的帮助在学习的过程中是很重要的。

一位二进制全加器

一位二进制全加器

东莞理工学院实验报告

专业班级:07电子 (3)班 姓名: 谈 肇 德 学号:200741301317

指导教师: 胡 必 武 地点: 8B201 日期:10月22日

一、 实验名称：一位二进制全加器

二、 实验目的：

学习计数器的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。

三、 实验原理：

图1是一个一位二进制全加器电路图，由图1所示，由两个半加器和一个或门构成一个一位二进制全加器；ain,bin为全加器的输入端，cin为全加器的低位进位，sum是全加器的全加和，cout是全加器的全加进位端；从而实现一位二进制全加器。

abcosoabcosoabch_adder:u1h_adder:u2or2a:u3ainbincincoutsum

（图1）一位二进制全加器

四、 实验内容1：

按照第五章的骤，在Quatus2上进行编辑、编译、综合、适配、仿真。说明例中各语句的作用，详细描述示例的功能特点，给出其所有信号的时序仿真波形。

五、 实验步骤：

建立底层文件

1建立原理图的半加器

如图：

VCCaINPUTVCCbINPUTcoOUTPUTsoOUTPUTAND2instXNORinst1NOTinst2 1建立一底层文件：或门

library ieee;

use ieee.std_logic_1164.all;

entity or2a is

port (a,b:in std_logic;

c:out std_logic);

end or2a;

architecture one of or2a is

begin

c<=a or b;

end one;

3设计顶层文件的程序：

library ieee;

use ieee.std_logic_1164.all;

entity f_adder is

port(ain,bin,cin:in std_logic;

简单加减计算电路

简单加减计算电路

简单加减计算电路

简单加/减运算电路1 设计主要内容及要求

1.1 设计⽬的：

（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；

（2）熟悉QuartusII的仿真⽅法。1.2 基本要求:

（1）实现⼆进制数的加/减法；

（2）设计加数寄存器A和被加数寄存器B单元；

（3）实现4bit⼆进制码加法的BCD调整；

（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。1.3 发挥部分:

（1）拓展2位⼗进制数

（2）MC存储运算中间值；

（3）结果存储队列；

（4）其他。2 设计过程及论⽂的基本要求

2.1 设计过程的基本要求

（1）基本部分必须完成，发挥部分可任选2个⽅向：

（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；

（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。2.2 课程设计论⽂的基本要求

（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。项⽬齐全、不许涂改，不少于3000字。图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。

（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。

摘要

当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。

经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。

本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。所以QuartusⅡ仿真软件的特点决定了我们不能简单的利⽤利⽤开关控制数据的传递，⽽是要设计寄存器的CP脉冲的频率来控制数据的输⼊与输出。⽽设计简单加/减运算电路，必须考虑到加法和减法的问题。加法可以简单的通过⼀个全加器就能实现，⽽减法则需要被减数转换成补码再减去2n才可实现。⽽最后的结果需要以8421BCD码的形式来输出，所以计算结果⼤于9时需要加上6（即0110）才可以。