计算机组成原理寄存器实验

- 1 -

实验一 寄存器实验

实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。

实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。

实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。74HC574 的功能如下：

- 2 - 实验1：A，W 寄存器实验

原理图

寄存器A原理图

寄存器W 原理图

连接线表：

- 3 -

系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。

在后面实验中实验模式为手动的操作方法不再详述．

将55H写入A寄存器

二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H

置控制信号为：

按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。

将66H写入W寄存器

二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H - 4 -

置控制信号为：

按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。

注意观察：

１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。

２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。

实验2：R0，R1，R2，R3 寄存器实验

连接线表 - 5 -

将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将

二进制开关K23-K16，置数据分别为11H、22H、33H、44H

初：未知 当前：2016-7-3 主笔：An gel

成绩:

实验报告

课程名称： 计算机组成原理

实验项目： 寄存器的原理及操作

姓 名：

专 业： 计算机科学与技术

班 级：

学 号：

计算机科学与技术学院

实验教学中心

20 16 年 6 月 20 日初：未知 当前：2016-7-3 主笔：An gel版本：1

实验项目名称： 寄存器的原理及操作

________________

一、 实验目的

1. 了解模型机中A, W寄存器结构、工作原理及其控制方法。

2. 了解模型机中寄存器组 R0..R3结构、工作原理及其控制方法。

3. 了解模型机中地址寄存器 MAR，堆栈寄存器ST,输出寄存器 OUT寄存器结构、工作原理及其

控制方法。

二、 实验内容

1、 A、W寄存器：利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它开关做为控制 信号，将数据写入寄存器 A，W。

2、 R0、R1、R2、R3寄存器实验：利用 COP2000实验仪上的 K16..K23开关做为 DBUS的数据，其 它开关做为控制信号，对数据寄存器组 R0..R3进行读写。

3、 MAR、ST、OUT寄存器：利用 COP2000实验仪上的 K16..K23开关做为 DBUS的数据，其它开 关做为控制信号，将数据写入地址寄存器 MAR，堆栈寄存器ST，输出寄存器 OUT。

三、 实验用设备仪器及材料

伟福COP2000系列计算机组成原理实验系统

四、实验原理及接线

实验1： A，W 寄存器实验

；DBUSL

D3U50C D3U5 ■

DBUS6 >

【賊/

DBLS4 QQQQQ仪卫吨

n

Jd

—J

Jo-

■1 -X:LXDgDDDQDiD c I 3

4 4_■ s- Ti eft 初：未知 当前：2016-7-3 主笔：An gel

连接

倍号礼 援入孔

作用 有效电乎

] J]厘 J3座 ^fK23-KJ6*E 入 DBLSrm

1 实验四 存储系统设计实验

一、实验目的

本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。

二、实验原理、内容与步骤

实验原理、实验内容参考：

1、 汉字字库存储芯片扩展设计实验

1) 设计原理

该实验本质上是 8个16K×32b 的 ROM 存储系统。现在需要把其中一个（1 号）

16K×32b 的 ROM 芯片用 4个4K×32b 的芯片来替代，实际上就是存储器的

字扩展问题。 a) 需要 4 片 4个4K×32b 芯片才可以扩展成 16K×32b 的芯 片。

b) 目标芯片 16K个地址，地址线共 14 条，备用芯片 12 条地 址线，高两位（分线器分开）用作片选，可以接到 2-4 译码 器的输入端。 c) 低 12 位地址直接连

4K×32b 的 ROM 芯片的地址线。4个芯片的 32 位输出直接连到 D1，因为同时只有一个芯片工作，因此不会冲突。

芯片内数据如何分配 ：

a) 16K×32b 的 ROM 的内部各自存储 16K个地址，每个地址里存放 4个字节数据。地址范围都一样：0x0000～0x3FFF。

b) 4个4K×32b 的 ROM，地址范围分别是也都一样：0x000～0xFFF，每个共有

4K个地址，现在需要把 16K×32b 的 ROM 中的数据按照顺序 每 4个为一组分为三组，分别放到 4个4K×32b 的 ROM 中去。 HZK16_1 .txt 中的 1～4096

个数据放到 0 号 4K 的 ROM 中，4097～ 8192 个数据放到 1 号 4K 的

ROM 中，8193～12288 个数据放到 2 号 4K 的 ROM 中，12289～16384个数据放到 3 号 4K 的 ROM 中。

实验报告 成绩 课程名称 计算机组成原理 指导教师

实验日期

院(系) 计算机科学与技术学院 专业班级 实验地点

学生姓名 学号 同组人

实验项目名称 实验二 八位寄存器

一、 实验目的和要求

实验目的：

1.了解寄存器的工作原理和构成；

2.熟悉 EDA 工具软件的使用方法。

实验要求：

1.电源选用+5V，注意D触发器的置0端和置1端必须接高电平，即+5V电源。

否则D触发器工作不正常。

2. D触发器可以选用 74LS74（7474 也可），其逻辑符号（图中SD为置1端，

接低电平有效；图中CD为置0端，接低电平有效；CP为脉冲）。

二、 实验原理

设计一个八位寄存器,该寄存器具有一个时钟输入端CLK，一个复位端RE，八

个并行数据输入端d7,d6,…d0和八个数据输出端q7,q6,…q0，当时钟脉冲到来时,

并行数据输入端的数据被送入寄存器中。

寄存器框图如图所示。 实验报告（附页）

三、 主要仪器设备

1.操作系统为WINDOWS的计算机一台；

2.数字逻辑与计算机组成原理实验箱一台；

3.基本D触发器7474。

四、 实验方法与步骤

1. 原理图输入：采用图形输入法在计算机上完成实验电路的原理图输入。

实验报告（附页）

2. 管脚定义：根据硬件实验平台资源示意图和附录一“平台资源和FPGA引

脚连接表”完成原理图中输入、输出管脚的定义。

将寄存器的输出q7－q0分别锁定在LD7－LD0上。

将寄存器的输入d7－d0分别锁定在K7－K0上。

将寄存器的输入脉冲CLK锁定在单脉冲(Pin 132引脚)上。

3.原理图编译、适配和下载：在QuartusⅡ环境中选择EP2C8Q208C8器件，进

行原理图的编译和适配，无误后完成下载。

实验报告（附页）

4.功能测试：改变K7－K0的状态，按动一次单脉冲键，LD7－LD0的显示将与

K7－K0相对应，若有错则重新调试。