基于FPGA的DDR2 SDRAM控制器设计

兵工自动化　３　１（２）　Ｏｒｄｎａｎｃｅ　Ｉｎｄｕｓｔｒｙ　Ａｕｔｏｍａｔｉｏｎ　

基于ＦＰＧＡ的ＳＤＲＡＭ控制器设计方案　侯宏录，张文芳　（西安工业大学光电工程学院，西安７１００３２）　摘要：针对高速实时图像采集系统中数据量犬需要缓存的问题，提出一种基于ＦＰＧＡ的ＳＤＲＡＭ控制器设计方　案。在分析ＳＤＲＡＭ基本操作原理的基础上，通过引入状态机和仲裁机制，利用Ｖｅｒｉｌｏｇ语言在ＱｕａｒｔｕｓｌＩ的开发环　境中进行设计输入与仿真验证，实现了高速数据的缓存和传输。详细介绍各模块的具体设计方法以及整体设计的实　现过程。实验测试结果表明：该控制器设计灵活、工作稳定可靠，成本低廉，可作为ＩＰ核应用于不同ＳＯＣ的高速　缓存系统中。　关键词：控制器；ＳＤＲＡＭ；ＦＰＧＡ；Ｖｅｒｉｌｏｇ　中图分类号：ＴＰ３３２　文献标志码：Ａ　Ｄｅｓｉｇｎ　Ｓｃｈｅｍｅ　ｏｆ　ＳＤＲＡＭ　Ｃｏｎｔｒｏｌｌｅｒ　Ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　ＨＯＵ　Ｈｏｎｇｌｕ．Ｚｈａｎｇ　Ｗｌｅｎｆａｎｇ　（Ｓｃｈｏｏｌ　ｏｆＯｐｔｏｅｌｅｃｔｒｏｎｉｃｓ　Ｅｎｇｉｎｅｅｒｉｎｇ，Ｘｉ’ａｎ　Ｔｅｃｈｎｏｌｏｇｉｃａｌ　Ｕｎｉｖｅｒｓｉｔｙ，Ｘｉ’ａｎ　７１００３２，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ａｉｍｉｎｇ　ａｔ　ｔｈｅ　ｐｒｏｂｌｅｍ　ｏｆ　ｌａｒｇｅ・ｃａｐａｃｉｔｙ　ｄａｔａ，ｎｅｅｄ　ｍｅｍｏｒｙ　ｃａｃｈｅ　ｉｎ　ｈｉｇｈ－ｓｐｅｅｄ　ｒｅａｌ－ｔｉｍｅ　ｉｍａｇｅ　ｐｒｏｃｅｓｓｉｎｇ　ｓｙｓｔｅｍ，ａ　ｎｅｗ　ＳＤＲＡＭ　ｃｏｎｔｒｏｌｌｅｒ　ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　ｗａｓ　ｐｒｏｐｏｓｅｄ．Ｂａｓｅｄ　ｏｎ　ｔｈｅ　ａｎａｌｙｓｉｓ　ｏｆ　ｔｈｅ　ｂａｓｉｃ　ｏｐｅｒａｔｉｏｎ　ｐｒｉｎｃｉｐｌｅ　ｏｆ　ＳＤＲＡＭ，ｔｈｒｏｕｇｈ　ｉｎｔｒｏｄｕｃｉｎｇ　ｔｈｅ　ｓｔａｔｅ　ｍａｃｈｉｎｅ　ａｎｄ　ａｒｂｉｔｒａｔｉｏｎ　ｍｅｃｈａｎｉｓｍ，ｔｈｅ　ｐｕｒｐｏｓｅ　ｏｆ　ｈｉｇｈ－ｓｐｅｅｄ　ｄａｔａ　ｃａｃｈｅ　ａｎｄ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｉｓ　ｒｅａｌｉｚｅｄ　ｂｙ　ｃａｒｒｙｉｎｇ　ｏｎ　ｔｈｅ　ｄｅｓｉｇｎ　ｉｎｐｕｔ　ａｎｄ　ｓｉｍｕｌａｔｉｏｎ　ｖａｌｉｄａｔｉｏｎ　ｉｎ　ＱｕａｒｔｕｓｌＩ　ｄｅｖｅｌｏｐｍｅｎｔ　ｅｎｖｉｒｏｎｍｅｎｔｓ　ｕｓｉｎｇ　Ｖｅｒｉｌｏｇ　ｌａｎｇｕａｇｅ．Ｔｈｉｓ　ｐａｐｅｒ　ｉｎｔｒｏｄｕｃｅｓ　ｔｈｅ　ｓｐｅｃｉｆｉｃ　ｄｅｓｉｇｎ　ｏｆ　ｅａｃｈ　ｍｏｄｕｌｅ　ａｎｄ　ｔｈｅ　ｒｅａｌｉｚａｔｉｏｎ　ｏｆ　ｔｈｅ　ｗｈｏｌｅ　ｄｅｓｉｇｎ　ｉｎ　ｄｅｔａｉｌ．Ｔｈｅ　ｔｅｓｔ　ｒｅｓｕｌｔｓ　ｓｈｏｗ　ｔｈａｔ　ｔｈｅ　ｃｏｎｔｒｏｌｌｅｒ　ｄｅｓｉｇｎｅｄ　ｉｓ　ｆｌｅｘｉｂｌｅ，ｓｔａｂｌｅ，ｒｅｌｉａｂｌｅ，ｌｏｗ　ｃｏｓｔ，ａｎｄ　ｃａｎ　ｂｅ　ｕｓｅｄ　ａｓ　ＩＰ　ｃｏｒｅ　ｉｎ　ｄｉｆｆｅｒｅｎｔ　ＳＯＣ　ｈｉｇｈ－ｓｐｅｅｄ　ｃａｃｈｅ　ｓｙｓｔｅｍ．　Ｋｅｙ　ｗｏｒｄｓ：ｃｏｎｔｒｏｌｌｅｒ；ＳＤＲＡＭ；ＦＰＧＡ；Ｖｅｒｉｌｏｇ　Ｏ　引言　在嵌入式高速图像采集和存储系统中，由于前　段采集和后端存储转发的速度不同，常常需要用到　存储容量大、读写速度快的缓存器ＩＩ】。目前构成缓　存的芯片主要有：双口ＲＡＭ、ＦＩＦＯ、ＳＲＡＭ、ＳＤＲＡＭ　等。一般双口ＲＡＭ和ＦＩＦＯ的速度及容量都较小，　不适合于图像数据的缓存。ＳＲＡＭ读写速度快，控　制简单，但容量小、成本高。而ＳＤＲＡＭ具有存贮　容量大、传输速度快、价格低廉、支持突发读写等　优点，因此成为图像缓存的首选存储介质【２】。　现今大多数系统采用专用芯片实现ＳＤＲＡＭ的　控制电路，灵活性较差，不利于ＳＤＲＡＭ的特殊应用。　因此设计可移植、通用性强的ＳＤＲＡＭ控制器软核成　为大容量、高速图像数据缓存中的关键问题【３］。　ＦＰＧＡ具有运行速度快、可重复编程、集成度高　等优点，是进行原始设计最理想的载体ｌ　。为此，笔　者以高速数据通信中数据缓存为应用背景，提出一　种采用Ｖｅｒｉｌｏｎｇ语言编程的通用ＳＤＲＡＭ控制器的　ＦＰＧＡ模块化解决方案。　１　ＳＤＲＡＭ的基本内部操作和工作时序　本设计采用台湾力晶公司的ＳＤＲＡＭ芯片　Ａ２Ｖ６４Ｓ４０ＣＴＰ－Ｇ７，其容量为８　ＭＢ（１Ｍｘ１６ｂｉｔｓｘ　４ｂａｎｋｓ）。　１．１　ＳＤＲＡＭ的基本内部操作　Ａ２Ｖ６４Ｓ４０ＣＴＰ—Ｇ７采用５４引脚的ＴＳＯＰ封装，　其芯片信号主要分为地址信号、数据信号和控制信　号３类【５】，并且采用同步接１３方式与系统时钟同步，　其芯片管脚如图１（图中，Ｘ代表未使用引脚）所示。　地址信号为：ＤＲＡＭ　：０】，　：０】。ＢＡｌｌ　ＤＲＡＭ　Ａｌｌ１　ＤＲＡＭ　ＢＡ［１：Ｏ】用于页选择，ＤＲＡＭ　Ａｌｌ１：０】用于　行、列地址选择，通过分时复用决定是行地址还是　列地址。在读写操作中，在地址线上依次给出页地　址、行地址、列地址，最终确定存储单元地址。　数据信号为ＤＲＡＭ　Ｄ［１５：０】，是双向数据信号，　且有效与否受输入输出使能信号ＤＲＡＭ　ＬＤＱＭ和　ＤＲＡＭ　ＵＤＱＭ的控制。　收稿日期：２０１１—０９－０１；修回日期：２０１卜１０－２４　基金项目：陕西省科学技术研究发展计划项目（２０１１Ｋ０６—２２）　作者简介　侯宏录（１９６Ｏ一），男，陕西人，博士，教授，从事光电测试，信息融合，复杂系统建模、仿真与作战效能评估研究。　／

毕 业 设 计 (论 文)

机械与电气工程 学院 电气工程及其自动化 专业

毕业设计（论文）题目 基于FPGA的SDRAM控制器的实现

（软件部分）

学生姓名

班 级 电气工程及其自动化

学 号

指导教师

完成日期 2012 年 6 月 6 日

基于FPGA的SDRAM控制器的实现（软件部分）

The realization of SDRAM controller based on FPGA (software)

总计 毕业设计（论文） 41 页

表 格 6 个

插 图 21 幅

摘要

文中介绍了FPGA的开发流程、硬件开发语言及其开发环境QuartusII和SDRAM的结构特点和工作原理，根据SDRAM的工作原理、控制时序和指令特点，设计一种基于FPGA的SDRAM控制器的方案。SDRAM控制器的设计主要由主控制模块、信号产生模块、数据路径模块和参数模块组成。本设计解决SDRAM控制复杂、不方便的问题，并用Verilog给予仿真结果。仿真结果表明使用该方法设计实现的控制器能够使系统方便，可靠的对SDRAM进行操作。

关键字：SDRAM控制器 FPGA 控制模块 软件仿真

Abstract

This paper introduces the development process and FPGA hardware development language

and the development environment of SDRAM QuartusII and structural characteristics and working

普

通

本

科

毕

业

设

计

题目：基于FPGA的DDR SDRAM控制器的设计

摘 要

随着半导体技术的发展，A/D采样的速率越来越高，相应需要越来越大容量的存储器。存储器是目前数字系统中的关键部件之一，DDR

SDRAM(Double Data Rate SDRAM，双倍数据率同步动态随机存储器)以其大容量、高速率和良好的兼容性以及低成本在计算机、消费类电子、通信等领域得到了相当广泛的应用。DDR控制器实际上就是用户端与DDR存储器之间进行数据传输的一个桥梁，通过DDR控制器，用户端命令被转化成DDR存储器所支持的命令格式，从而实现用户端对DDR的访问。

本文对DDR SDRAM及其控制器的结构、接口和时序进行了深入研究与分析，得出一些DDR SDRAM控制器的关键技术特性，然后基于Altera公司Cyclone II系列的FPGA芯片EP2C8Q208C8平台，利用Verilog硬件描述语言设计实现了DDR SDRAM存储控制器。编写自动生成自加数据的模块，将自加数据写入到SDRAM中，再从SDRAM中读回，从UART 发送出去并在串口调试工具上显示。

【关键词】可编程逻辑门阵列 DDR SDRAM 存储控制器 通用异步收发器

Abstract

Along with the development of semiconductor technology, A/D sampling

rate is higher and higher, requiring more capacity of corresponding. Storage of

memory is one of the crucial devices in the digital system at present, the DDR

(Double Data Rate) SDRAM has many advantages for it's large capacity, high

基于FPGA的SDRAM控制器设计

摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器设计方法，采用Verilog语言完成的控制器的设计，可以很方便地对SDRAM进行操作。控制器在大容量数据记录仪扩展缓存得到了很好的应用。

关键字：FPGA;SDRAM;Verilog;

1 引 言

在进行高速数据记录仪的开发中，由于硬盘固有的寻道延时，不能实现外部数据实时写入。采用固态硬盘成本又比较高，所以在设计中考虑外加大容量数据缓存。在各种随机存储器件中，SRAM的价格低，设计简单，但容量一般都不大;DDR速度快、容量大，但硬件和软件设计都比较复杂。SDRAM具价格低、体积小、速度快、容量大的优点，是满足高速数据记录设计带宽的理想器件。但是，与SRAM相比较，SDRAM的控制逻辑复杂，接口方式与普通的存储器差异很大。为了解决这个矛盾，需要设计专用的SDRAM控制器，本文中提出了SDRAM控制器的FPGA设计，FPGA内部采用状态机的方式。该设计采用了Altera公司的CycloneII系列EP2C35F484C8N作为主控芯片。系统工作时钟为75M。

2 SDRAM工作原理简介

本设计采用SDRAM芯片选用Winbond公司的W982516，4M×4BANKS×16BIT，两片并成32位数据总线，突发读写速度可达到300Mbytes/s。 W982516采用了54引脚的TSOP封装，工作电压为3.3V，并且采用同步接口方式（所有的信号都是时钟信号的上升沿触发），与系统时钟同步运行。W982516行地址数目是13，列地址数目是9。与各种SDRAM一样，这种SDRAM具有以下几个特点：（1）采取行列地址复用原则，SDRAM的地址线在不同的命令下提供不同的地址，行列地址复用13根地址线。（2）需要定时刷新。（3）在进行读写时，需先激活行。换页读写时要预充关闭的行，然后再激活新的行进行读写。（4）SDRAM正常工作之前配置模式寄存器。SDRAM具有较多的控制命令，具体命令见表1。