下载文档原格式
成绩评定表课程设计任务书摘要可控脉冲发生器是产生脉冲波形信号的电路，本次课设要求除了控制周期和占空比外，还需要具有初始化生成周期为2.5秒占空比为1：1的脉冲信号功能。
本文介绍了依据可控脉冲发生器功能要求进行内部电路方案设计的过程，并在此基础上将输入、输出以及各个控制端口的逻辑关系细化，制成flowchart，然后按照流程图的逻辑顺序用Verilog HDL语言描述出来，再用ModelSim进行功能仿真、分析仿真波形得出结果。
在QuartusII下进行逻辑综合和适配下载，最后在Xilinx公司的Cyclone的芯片EP1C6Q240C8中绑定管脚，进行硬件仿真，完整地建立了测试平台，完成了功能和时序仿真，从而保证了设计的功能与时序的正确性。
关键词占空比；周期；可控脉冲；仿真；QUARTUSII目录摘要 ............................................................................ III 引言 (1)1 总体电路结构设计 (2)1.1 电路功能与性能 (2)1.2主要算法和实现难点 (3)1.3电路接口 (3)1.4电路功能框图 (4)1.5 验证方案 (4)2 模块设计 (7)3 设计仿真与测试 (12)3.1仿真与测试的功能列表 (12)3.2仿真平台构建和仿真结果 (13)3.2.1 顶层仿真平台与激励 (13)3.2.2 电路功能仿真结果 (13)_Toc3770527063.2.3 电路后仿真结果 (15)3.3测试环境的搭建与测试结果 (15)3.3.1 测试环境模拟 (15)3.3.2 电路测试结果 (16)4 电路约束与综合实现 (16)4.1时序约束 (16)4.2引脚锁定约束 (17)4.3电路综合报告 (17)4.4设计实现与下载 (18)结论 (19)参考文献 (20)附录设计源代码 (21)引言VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language Verilog作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。
脉冲信号发生器的制作课程设计(一）脉冲信号发生器用２2０Ｖ/50XX的工频交流电供电.（注：直流电源部分仅完成设计即可,不需制作,用实验室稳压电源调试）XX按照以上技术完成要求设计出电路，绘制电路图，对设计的电路用Mulｔｉsim2021或OｒCＡD／PspiceAＤ9。
２进行必要的仿真，仿真通过后购买元器件，用万用板焊接电路,然后对制作的电路完成调试，撰写设计报告，通过答辩。
XX课程设计总结报告要求:XX题目任务书XX XX概述(简要说明本设计的基本内容)XX技术性能指标XX分析技术要求,选择技术方案,确定原理方框图，分析工作原理XX单元电路的设计（工作原理、元器件的选择、有关仿真波形和实测波形）XX总电路原理图（图纸大小自定,但要符合标准，可手工绘制，亦可用相关C ＡD软件如Protel、Ｍultisiｍ、OrCAＤ/ＰspicｅAD等绘制）XX 附录（元器件明细表、需要专门说明或论述的问题、）XX１0、总结及体会11、制作的电路XX三、设计进度：XX１、三周（2021．12。
8-—2021.1２．26XX２、进度：(1）第一周熟悉题目，分析要求,查找资料，选择方案，优化方案,确定原理方框图。
（２)第二周单元电路设计，选择元器件，进行必要的仿真，确定电路原理图，画出电路原理图，购买元器件.XX（3)第三周焊接电路，调试,通过测试,技术总结、完成训练报告,答辩.目录一、摘要 (1)二、技术性能指标…………………………………………(2）XX三、方案选择和确定 (3)四、单元电路的设计 (5)五、实验仿真………………………………………………（1３）六、电路板安装调试………………………………………(14)XX七、附录 (18)八、总结及体会……………………………………………（20)XX摘要XX信号发生电路是一种不需要外加激励就能将直流能源转化成具有一定频率和一定幅度一定波形的交流能量输出电路,又成为振荡器或波形发生器.通过与波形变换电路相结合，它能产生**种波形，能满足现代通信，自动控制，热加工.音XX系统和数字系统等对**种信号的要求．本次课程设计的任务是设计并制作一个脉冲信号发生器，整体设计通过四个主要模块完成，每一个模块完成一个功能．采用文氏桥式电路产生一个１KXX正弦波信号,通过由５5５定时器连接成的施密特触发器，变换成同频率的方波,再经一个由同步二进制计数器７4LＳ１６1接成的十进制计数器将１KXX 脉冲转换成1００XX输出，进行第一次频率变换．最后经锁相环,实现1０0倍频目的．整个系统由２２0V交流供电,测试结果通示波器观察即可.XX 在此过程中，我们对组合逻辑电路、时序逻辑电路数、数字集成电路、小规模的门电路的功能及其有了进一步的了解和掌握 ,达到了更加熟练的应用这些器件的目的。
脉冲发生器一．设计题目脉冲发生器的设计二．主要技术指标脉冲信号发生器:频率2K-20K可调三．方案论证与选择NE555构成的单稳态电路（触发时间为一秒）单稳工作方式，它可分为3种。
见图示。
第1种（图1）是人工启动单稳，又因为定时电阻定时电容位置不同而分为2个不同的单元，并分别以1.1.1 和1.1.2为代号。
他们的输入端的形式，也就是电路的结构特点是：“RT-6.2-CT”和“CT-6.2-RT”。
图2-1 555人工启动单稳第2种（图2）是脉冲启动型单稳，也可以分为2个不同的单元。
他们的输入特点都是“RT-7.6-CT”，都是从2端输入。
1.2.1电路的2端不带任何元件，具有最简单的形式；1.2.2电路则带有一个RC微分电路。
图2-2 555脉冲启动单稳第3种（图3）是压控振荡器。
单稳型压控振荡器电路有很多，都比较复杂。
为简单起见，我们只把它分为2个不同单元。
不带任何辅助器件的电路为1.3.1；使用晶体管、运放放大器等辅助器件的电路为1.3.2。
图中列出了2个常用电路。
图2-3单稳型压控振荡电路四．系统总图图2-4 总体电路图波形发生器一、设计题目波形发生器的设计与制作二．主要技术指标输出频率为160Hz的正弦波、方波、三角波。
正弦波幅度10V；方波幅度6V;三角波幅度为4V。
三．方案论证及选择：正弦波:方案一、由R、C振荡电路产生，其中包括R、C串并联电路和R、C移相电路两种。
方案二、由L、C振荡电路产生。
方案三、由集成运放构成的RC桥式振荡电路产生。
包括放大、反馈、选频和稳幅等基本部分。
输出波形稳定性良好。
方波：方案一、方波可由NE555构成多谐振荡器来产生。
方案二、由运放构成的电压比较器，在运放的输出端引入限流电阻和两个背靠背的稳压管组成双向限幅方波产生电路。
三角波：方案一、由方波来产生：可以由NE555电路产生的方波或是集成运放产生的通过R、C积分来得到。
方案二、由同相输入迟滞比较器和积分器产生方案选择：通过对以上方案进行比较，我们选择的方案是：正弦波是由集成运放构成的RC 桥式振荡电路产生。
摘要：本实验是采用fpga方式基于Alter Cyclone2 EP2C5T144C8的简易脉冲信号发生器，可以实现输出一路周期1us到10ms，脉冲宽度：0.1us到周期-0.1us,时间分辨率为0.1us的脉冲信号，并且还能输出一路正弦信号（与脉冲信号同时输出）。
输出模式可分为连续触发和单次手动可预置数（0~9）触发，具有周期、脉宽、触发数等显示功能。
采用fpga计数实现的电路简化了电路结构并提高了射击精度，降低了电路功耗和资源成本。
关键词：FPGA；脉冲信号发生器；矩形脉冲；正弦信号；引言(一)方案设计与比较脉冲信号产生方案：方案一、采用专用DDS芯片的技术方案：目前已有多种专用DDS集成芯片可用，采用专用芯片可大大简化系统硬件制作难度，内部数字信号抖动小，输出信号指标高；但专用芯片控制方式比较固定，最大的缺点是进行脉宽控制，测量困难，无法进行外同步，不满足设计要求。
方案二、单片机法：利用单片机实现矩形脉冲，可以较方案以更简化外围硬件，节约成本，并且也可以实现灵活控制、能产生任意波形的信号发生器。
但是单片机的内部时钟一般是小于25Mhz，速度上无法满足设计要求，通过单片机产生脉冲至少需要三条指令，所需时间大于所要求的精度要求，故不可取。
方案二：FPGA法：利用了可编程逻辑器件的灵活性且资源丰富的特点，通过Quartus软件的设计编写，实现脉冲信号的产生及数控，并下载到试验箱中，这种方案电路简单、响应速度快、精度高、稳定性好故采用此种方案。
(二)理论分析与计算脉冲信号产生原理：输入量周期和脉宽，结合时钟频率，转换成两个计数器的容量，用来对周期和高电平的计时，输出即可产生脉冲信号。
脉冲信号的精度保证：时间分辨率0.1us，周期精度：+0.1%+0.05us，宽度精度：+0.1%+0.05us，为满足精度要求，所以所选时钟频率至少1/0.05us=20MHZ,由于试验箱上大于10MHZ只有50MHZ，故选时钟信号50MHZ，此时精度1/50MHZ=0.02us<0.05us，满足精度要求。
1 引言要求改变脉冲周期和输出脉冲个数的脉冲输出电路模块在许多工业领域都有运用。
采用数字器件设计周期和输出个数可调节的脉冲发生模块是方便可行的。
为了使之具有高速、灵活的优点，本文采用Atelra公司的可编程芯片FPGA设计了一款周期和输出个数可变的脉冲发生器。
经过板级调试获得良好的运行效果。
2 总体设计思路脉冲的周期由高电平持续时间与低电平持续时间共同构成，为了改变周期，采用两个计数器来分别控制高电平持续时间和低电平持续时间。
计数器采用可并行加载初始值的N位减法计数器。
设定：当要求的高电平时间以初始值加载到第一个减法器中后，减法器开始减计数，计数到零时自动停止，同时启动第二个记录低电平持续时间的计数器计时。
当第二个减法计数器也减计到零时，计数器自动停止。
这样就完成一个脉冲的输出，而这个脉冲的周期控制完全可以在计数器的初始值中进行有效的设定．以达到脉冲周期可调的目的。
为了控制脉冲个数的输出，在脉冲输出通道上设计一个数量控制计数器，对脉冲个数进行计数，当计到要求输出的个数时．完成输出并给出一个done信号作为该模块工作完成的标志信号。
封装好的脉冲发生器设计框图如图l所示。
引脚信号说明：start信号：启动信号。
reset，信号：系统复位信号。
clock信号：系统时钟信号。
high信号：高电平持续时间初值。
low信号：低电平持续时间初值。
num信号：个数控制寄存器初始值。
output信号：脉冲输出信号。
初始化时为低。
done信号：脉冲输出完的标志信号。
3 高低电平计时器设计3.1 设计方法为了产生所需要时间的高电平，可以利用一个可预置数的减法计数器来达到目的，计数器设计分为两个部分，一部分是可预置数的自控制减法计数器：另一部分是减法计数器工作完成后的检测计数器工作完成后输出一个时钟周期宽的脉冲作为该计数器工作完成信号，并可作为下一个计数器工作的启动信号。
原理框图如图2所示。
3.2 工作原理首先．外部的复位信号reset给出一个时钟周期宽的脉冲，复位内部各个信号及触发器。
可控脉冲发生器的设计一、 实验目的1、 了解可控脉冲发生器的实现机理。
2、 学会用示波器观察FPGA 产生的信号。
3、 学习用VHDL 编写复杂功能的代码。
二、 实验原理脉冲发生器就是要产生一个脉冲波形，而可控脉冲发生器则是要产生一个周期和占空比可变的脉冲波形。
可控脉冲发生器的实现原理比较简单，可以简单的理解为一个计数器对输入的时钟信号进行分频的过程。
通过改变计数器的上限值来达到改变周期的目的，通过改变电平翻转的阈值来达到改变占空比的目的。
下面举个简单的例子来说明其工作原理。
假如有一个计数器T 对时钟分频，其计数的范围是从0～N ，另取一个M （0≤M ≤N ），若输出为Q ，那么Q 只要满足条件时，通过改变N 值，即可改变输出的脉冲波的周期；改变M 值，即可改变脉冲波的占空比。
这样输出的脉冲波的周期和占空比分别为：三、 实验内容编写实现可控脉冲发生器程序，通过脉冲周期和占空比改变实现不同脉冲的输出。
用Quartu s 软件对设计进行编译、综合、仿真，给出相应的时序仿真波形和硬件电路图。
四、 实验程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity exp10 isport( Clk : in std_logic; --时钟输入Rst : in std_logic; --复位输入⎩⎨⎧≤≤<≤=N T M M T Q 001%1001)1(⨯+=+=N M T N CLOCK占空比周期NU,ND : in std_logic; --输入：控制频率的改变MU,MD : in std_logic; --输入：控制占空比的改变Fout : out std_logic --波形输出);end exp10;architecture behave of exp10 issignal N_Buffer,M_Buffer : std_logic_vector(10 downto 0);signal N_Count :std_logic_vector(10 downto 0);signal clkin : std_logic;signal Clk_Count : std_logic_vector(12 downto 0); --产生一个低速时钟，用于按键判断beginprocess(Clk) --计数器累加beginif(Clk'event and Clk='1') thenif(N_Count=N_Buffer) thenN_Count<="00000000000";elseN_Count<=N_Count+1;end if;end if;end process;process(Clk) --波形判断beginif(Clk'event and Clk='1') thenif(N_Count<M_Buffer) thenFout<='1';elsif(N_Count>M_Buffer and N_Count<N_Buffer) thenFout<='0';end if;end if;end process;process(Clk)beginif(Clk'event and Clk='1') thenClk_Count<=Clk_Count+1;end if;clkin<=Clk_Count(12);end process;process(clkin) --频率及占空比的改变1beginif(clkin'event and clkin='0') thenif(Rst='0') thenM_Buffer<="010********";N_Buffer<="10000000000";elsif(NU='0') thenN_Buffer<=N_Buffer+1;elsif(ND='0') thenN_Buffer<=N_Buffer-1;elsif(MU='0') thenM_Buffer<=M_Buffer+1;elsif(MD='0') thenM_Buffer<=M_Buffer-1;end if;end if;end process;end behave;五、时序仿真图。
延时可控高压脉冲发生器的设计延时可控高压脉冲发生器的设计延时可控高压脉冲发生器的设计1引言以往研制的高压脉冲发生器采用V型管作为高压脉冲形成级，该管为冷阴极结构形式，一般工作电压在10～15kV范围内，输出高压脉冲相对外触发的延时随直流供电电压的不同而有较大变化，抖动也较大，且长时间工作后，延时和抖动都要增大。
用于触发Marx发生器及高电压脉冲触发装置需要更高的高压触发脉冲，且需在5～30kV范围内连续可调，具有前沿快、延时准确稳定、抖动小、抗干扰能力强等性能。
设计高压脉冲形成级是本机的重点，关键是选择能满足本机各项技术指标要求的高电压、大电流、快速开关管。
为了提高触发系统的延时精度，采用精度为10ns的数字延时单元，延时在10ns～99μs范围，步进10ns，以CPU8031为控制核心的集成电路实现人机对话，增强可靠性和先进性。
直流高压供电采用DC／DC变换技术，封装在金属盒内，实现了电源小型化，增强了抗干扰能力。
2发生器的构成及其工作原理2.1高压脉冲发生器结构延时可控高压脉冲发生器结构框图，是由外触发控制电路、单片机控制电路、延时电路、驱动电路、直流高压电路及高压脉冲形成及输出电路等组成。
图1高压脉冲发生器组成框图外触发控制电路是将外触发信号通过内部的比较器进行电压比较，再通过光电隔离器使外触发信号的地与控制线路的地分开，以屏蔽和减弱外界的电磁干扰及地干扰，增强本机的抗干扰能力。
单片机控制电路、延时电路是通过单片机实现人机对话，来预置延时电路的延时时间，达到延时可控目的。
驱动电路是将延时电路输出幅度较低的脉冲信号变为较高幅度的脉冲信号，用以驱动后级高压脉冲形成电路。
直流高压电路采用DC／DC变换，低压24V经振荡电路产生频率较高交流信号，再经高频脉冲变压器升压及多级倍压输出5～30kV连续可调的直流高压，为高压脉冲形成电路供电。
高压脉冲形成输出电路是本机重要部分，主要是形成和输出负高压脉冲。
脉冲发生器一．设计题目脉冲发生器的设计二．主要技术指标脉冲信号发生器:频率2K-20K可调三．方案论证与选择NE555构成的单稳态电路（触发时间为一秒）单稳工作方式，它可分为3种。
见图示。
第1种（图1）是人工启动单稳，又因为定时电阻定时电容位置不同而分为2个不同的单元，并分别以1.1.1 和1.1.2为代号。
他们的输入端的形式，也就是电路的结构特点是：“RT-6.2-CT”和“CT-6.2-RT”。
图2-1 555人工启动单稳第2种（图2）是脉冲启动型单稳，也可以分为2个不同的单元。
他们的输入特点都是“RT-7.6-CT”，都是从2端输入。
1.2.1电路的2端不带任何元件，具有最简单的形式；1.2.2电路则带有一个RC微分电路。
图2-2 555脉冲启动单稳第3种（图3）是压控振荡器。
单稳型压控振荡器电路有很多，都比较复杂。
为简单起见，我们只把它分为2个不同单元。
不带任何辅助器件的电路为1.3.1；使用晶体管、运放放大器等辅助器件的电路为1.3.2。
图中列出了2个常用电路。
图2-3单稳型压控振荡电路四．系统总图图2-4 总体电路图波形发生器一、设计题目波形发生器的设计与制作二．主要技术指标输出频率为160Hz的正弦波、方波、三角波。
正弦波幅度10V；方波幅度6V;三角波幅度为4V。
三．方案论证及选择：正弦波:方案一、由R、C振荡电路产生，其中包括R、C串并联电路和R、C移相电路两种。
方案二、由L、C振荡电路产生。
方案三、由集成运放构成的RC桥式振荡电路产生。
包括放大、反馈、选频和稳幅等基本部分。
输出波形稳定性良好。
方波：方案一、方波可由NE555构成多谐振荡器来产生。
方案二、由运放构成的电压比较器，在运放的输出端引入限流电阻和两个背靠背的稳压管组成双向限幅方波产生电路。
三角波：方案一、由方波来产生：可以由NE555电路产生的方波或是集成运放产生的通过R、C积分来得到。
方案二、由同相输入迟滞比较器和积分器产生方案选择：通过对以上方案进行比较，我们选择的方案是：正弦波是由集成运放构成的RC 桥式振荡电路产生。
可控脉冲发生器的设计
一、 实验目的
1、 了解可控脉冲发生器的实现机理。
2、 学会用示波器观察FPGA 产生的信号。
3、 学习用VHDL 编写复杂功能的代码。
二、 实验原理
脉冲发生器就是要产生一个脉冲波形，而可控脉冲发生器则是要产生一个周期和占空比可变的脉冲波形。
可控脉冲发生器的实现原理比较简单，可以简单的理解为一个计数器对输入的时钟信号进行分频的过程。
通过改变计数器的上限值来达到改变周期的目的，通过改变电平翻转的阈值来达到改变占空比的目的。
下面举个简单的例子来说明其工作原理。
假如有一个计数器T 对时钟分频，其计数的范围是从0～N ，另取一个
M （0≤M ≤N ），若输出为Q ，那么Q 只要满足条件
时，通过改变N 值，即可改变输出的脉冲波的周期；改变M 值，即可改变脉冲波的占空比。
这样输出的脉冲波的周期和占空比分别为：
三、 实验内容
编写实现可控脉冲发生器程序，通过脉冲周期和占空比改变实现不同脉冲的输出。
用Quartu s 软件对设计进行编译、综合、仿真，给出相应的时序仿真波形和硬件电路图。
四、 实验程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity exp10 is
port( Clk : in std_logic; --时钟输入
Rst : in std_logic; --复位输入
⎩⎨⎧≤≤<≤=N T M M T Q 001%1001
)1(⨯+=+=N M T N CLOCK
占空比周期
NU,ND : in std_logic; --输入：控制频率的改变
MU,MD : in std_logic; --输入：控制占空比的改变
Fout : out std_logic --波形输出
);
end exp10;
architecture behave of exp10 is
signal N_Buffer,M_Buffer : std_logic_vector(10 downto 0);
signal N_Count :std_logic_vector(10 downto 0);
signal clkin : std_logic;
signal Clk_Count : std_logic_vector(12 downto 0); --产生一个低速时钟，用于按键判断begin
process(Clk) --计数器累加
begin
if(Clk'event and Clk='1') then
if(N_Count=N_Buffer) then
N_Count<="00000000000";
else
N_Count<=N_Count+1;
end if;
end if;
end process;
process(Clk) --波形判断
begin
if(Clk'event and Clk='1') then
if(N_Count<M_Buffer) then
Fout<='1';
elsif(N_Count>M_Buffer and N_Count<N_Buffer) then
Fout<='0';
end if;
end if;
end process;
process(Clk)
begin
if(Clk'event and Clk='1') then
Clk_Count<=Clk_Count+1;
end if;
clkin<=Clk_Count(12);
end process;
process(clkin) --频率及占空比的改变1
begin
if(clkin'event and clkin='0') then
if(Rst='0') then
M_Buffer<="010********";
N_Buffer<="10000000000";
elsif(NU='0') then
N_Buffer<=N_Buffer+1;
elsif(ND='0') then
N_Buffer<=N_Buffer-1;
elsif(MU='0') then
M_Buffer<=M_Buffer+1;
elsif(MD='0') then
M_Buffer<=M_Buffer-1;
end if;
end if;
end process;
end behave;
五、时序仿真图。
