ARM的三种中断调试方法简介.

ARM体系的7种工作模式一、ARM体系的CPU有以下7种工作模式：1、用户模式（usr）：正常的程序执行状态2、快速中断模式（fiq）：3、中断模式（irq）：4、管理模式（svc）：操作系统使用的保护模式5、系统模式（sys）：运行具有特权的操作系统任务6、数据访问终止模式（abt）：数据或指令预取终止时进入该模式7、未定义指令终止模式（und）：未定义的指令执行时进入该模式注解：可以通过软件来进行模式切换，或者发生各类中断、异常时CPU自动进入相应的模式；除用户模式外，其余6种工作模式都属于特权模式；特权模式中除了系统模式以外的其余5种模式称为异常模式；大多数程序运行于用户模式；进入特权模式是为了处理中断、异常、或者访问被保护的系统资源；二、ARM体系的CPU有两种工作状态1、ARM2、THumbCPU上电处于ARM状态三、寄存器ARM有31个通用的32位寄存器，6个程序状态寄存器，共分为7组，有些寄存器是所有工作模式共用的，还有一些寄存器专属于每一种工作模式；R13——栈指针寄存器，用于保存堆栈指针；R14——程序连接寄存器，当执行BL子程序调用指令时，R14中得到R15的备份，而当发生中断或异常时，R14保存R15的返回值；R15——程序计数器；快速中断模式有7个备份寄存器R8—R14，这使得进入快速中断模式执行很大部分程序时，甚至不需要保存任何寄存器；其它特权模式都含有两个独立的寄存器副本R13、R14，这样可以令每个模式都拥有自己的堆栈指针和连接寄存器；四、当前程序状态寄存器（CPSR）CPSR中各位意义如下：T位：1——CPU处于Thumb状态，0——CPU处于ARM状态；I、F（中断禁止位）：1——禁止中断，0——中断使能；工作模式位：可以改变这些位，进行模式切换；五、程序状态保存寄存器（SPSR）当切换进入某一个特权模式时，SPSR保存前一个工作模式的CPSR值，这样，当返回前一个工作模式时，可以将SPSR的值恢复到CPSR中；六、模式切换当异常发生，CPU进入相应的异常模式时，以下工作是由CPU自动完成的：1、在异常模式的R14中保存前一工作模式的下一条即将执行的指令地址；2、将CPSR的值复制到异常模式的SPSR中；3、将CPSR的工作模式设为该异常模式对应的工作模式；4、令PC值等于这个异常模式在异常向量表中的地址，即跳转去执行异常向量表中的相应指令；从异常工作模式退回到之前的工作模式时，需要由软件来完成以下工作：1、将异常模式的R14减去一个适当的值（4或8）后赋给PC寄存器；2、将异常模式SPSR的值赋给CPSR；。

ARM7（sc44b0）外部中断笔记对于sc44b0它也是一种单片机，一种比较高级的单片机而已，所以他也跟51单片机一样有外部中断，不同51单片机的是，他有8个外部中断源，对应的是8个管脚，（51只有两个，int0和int1，P3.3和P3.4），分别是Port G八个管脚。

而对于外部中断4 \5\6\7很多都是共用寄存器，他们是通过或逻辑公用一个中断请求线。

下面就具体来说说使用外部中断的一些必要的配置。

一，对管脚的配置，因为Port G有三种功能用法，要通过对rPCONG(端口G配置寄存器)的配置来选用Port G的外部中断的功能。

其配置表如下所以应该将其配置为11（设置为中断功能状态）；二，中断模式的选择，中断模式有两种，FIQ（快速中断模式）和 IRQ（中断模式）两种，一般没有特殊要求都用IRQ模式即可。

可以通过对中断模式寄存器rINTMOD配置获得。

如表下三，是否允许中断，即中断使能位。

通过对中断控制寄存器INTCON的配置即可，如表下通过对中断控制寄存器的配置即可，可以看出只要让intcon的【1】位置零即可使中断使能。

四，外部中断方式的选择，低电平或上升沿触发呢，还是别的，这就要对外部中断方式寄存器（EXTINT）的配置，其表如下由上表可知，如果要用下降沿触发，就可将EXTINT 的值给0x22222222；将所有的外部中断都设置为下降沿触发。

五，当中断捕抓到以后，要引起什么变化呢？或者说用什么来捕抓呢？在sc44b0中用了两个寄存器来捕抓，一个中断挂起寄存器（INTPND），和外部中断挂起寄存器（EXINTPND）,一开始不明白挂起是什么意思，后来才懂，差不多就相当与51单片机的标志位一样，当中断发生后，就将挂起寄存器的对应的某一位置一或置零，外部中断挂起寄存器如表下中断挂起寄存器：当中断产生后，是将INTPND的【21】位置一的；所以，判断有无外部中断，就可以通过读取挂起寄存器对应的为，即可知道是否有无中断。

ARM简介及编程ARM公司网址介绍ARM的相关文章ARM's Way Processor Core OverviewThe Palm Device of the Future: ARM Processing1.ARM简介(摘录)ARM（Advanced RISC Machines）是微处理器行业的一家知名企业，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。

技术具有性能高、成本低和能耗省的特点。

适用于多种领域，比如嵌入控制、消费/教育类多媒体、DSP和移动式应用等。

ARM将其技术授权给世界上许多著名的半导体、软件和OEM厂商，每个厂商得到的都是一套独一无二的ARM相关技术及服务。

利用这种合伙关系，ARM很快成为许多全球性RISC标准的缔造者。

目前，总共有30家半导体公司与ARM签订了硬件技术使用许可协议，其中包括Intel、IBM、LG半导体、NEC、SONY、菲利浦和国民半导体这样的大公司。

至于软件系统的合伙人，则包括微软、升阳和MRI等一系列知名公司。

ARM架构是面向低预算市场设计的第一款RISC微处理器。

2.产品介绍ARM提供一系列内核、体系扩展、微处理器和系统芯片方案。

由于所有产品均采用一个通用的软件体系，所以相同的软件可在所有产品中运行（理论上如此）。

典型的产品如下。

①CPU内核--ARM7：小型、快速、低能耗、集成式RISC内核，用于移动通信。

-- ARM7TDMI(Thumb):这是公司授权用户最多的一项产品，将ARM7指令集同Thumb扩展组合在一起，以减少内存容量和系统成本。

同时，它还利用嵌入式ICE调试技术来简化系统设计，并用一个DSP增强扩展来改进性能。

该产品的典型用途是数字蜂窝电话和硬盘驱动器。

--ARM9TDMI:采用5阶段管道化ARM9内核，同时配备Thumb扩展、调试和Harvard总线。

在生产工艺相同的情况下，性能可达ARM7TDMI的两倍之多。

ARM中断程序的原理和实现引言：中断是计算机系统中一种特殊的事件，它可以打断当前正在执行的程序，并执行一段特定的代码。

在ARM架构中，中断主要由两部分组成：中断处理程序和中断控制器。

本文将介绍ARM中断程序的原理和实现，包括中断的基本概念、中断的分类、中断的处理过程以及中断控制器的实现方式。

一、中断的基本概念中断可以看作是外部设备向CPU发送一个请求的一种方法。

当外部设备发生一些特定的事件时（如按键、时钟周期等），它会产生一个中断请求信号，通知CPU去处理相应的事件。

CPU收到中断请求信号后，会暂停当前的任务，保存现场并跳转到中断处理程序来处理中断。

二、中断的分类1.外部中断：外部中断是由外设产生的中断信号，如GPIO、串口等。

当外设产生中断请求信号时，中断控制器会将信号传递给CPU，触发相应的中断处理程序。

2.软件中断：软件中断是由软件主动触发的中断，通过软件指令可以触发中断控制器发送中断请求信号给CPU。

软件中断可以用于实现系统调用、任务切换等功能。

三、中断的处理过程1.中断请求：外部设备发生特定事件，产生中断请求信号。

中断请求信号会被中断控制器接收并传递给CPU。

2.中断响应：CPU收到中断请求信号后，会立即响应中断，并执行中断处理程序。

在响应中断之前，CPU需要保存当前的现场（包括程序计数器PC、寄存器等）。

3.中断处理：CPU跳转到中断处理程序的入口地址，开始执行中断处理程序。

中断处理程序通常用来处理中断事件，并根据需要进行中断服务例程的调用。

4.中断返回：中断处理程序执行完毕后，CPU会根据中断处理程序的返回指令返回到原来的程序中，并恢复之前保存的现场。

同时，中断控制器会清除中断请求信号，使其能够接受新的中断请求。

四、中断控制器的实现方式ARM架构中，中断控制器常用的实现方式包括级联式中断控制器和向量式中断控制器。

1.级联式中断控制器：级联式中断控制器是一种层级结构的中断控制器。

它包含多个级别的中断控制器，每个级别对应一组中断请求。

ARM7内核的中断屏蔽方法ARM7内核的中断屏蔽方法是通过设置与中断相关的寄存器来实现的。

ARM7内核提供了多个中断屏蔽寄存器，可以分别对不同的中断进行屏蔽设置。

下面将对常见的中断屏蔽方法进行详细介绍，包括通过CPSR寄存器和INTCON寄存器进行中断屏蔽。

1.CPSR寄存器屏蔽中断ARM7内核的CPSR寄存器（Current Program Status Register）是一个32位寄存器，其中的第7位（I-bit）用于控制中断的屏蔽。

当I位为1时，中断被屏蔽，当I位为0时，中断不被屏蔽。

通过修改CPSR寄存器的I位，可以实现对中断的屏蔽和开启。

中断屏蔽可以通过以下方式进行设置：（1）通过修改CPSR寄存器的I位：在特权级别下，可以直接修改CPSR寄存器的I位，来控制中断的屏蔽。

（2）通过使用屏蔽和解屏函数：ARM提供了两个专门的汇编指令用于修改CPSR寄存器的I位，分别是CPSID和CPSIE。

CPSID指令用于屏蔽中断，CPSIE指令用于解除中断的屏蔽。

2.INTCON寄存器屏蔽中断ARM7内核还提供了INTCON寄存器（Interrupt Control Register）用于屏蔽和控制外部中断的响应。

INTCON寄存器是一个32位的寄存器，每个位对应一个外部中断的屏蔽位。

当一些屏蔽位为1时，对应的中断将被屏蔽，当屏蔽位为0时，对应的中断不被屏蔽。

通过修改INTCON寄存器的屏蔽位，可以实现对外部中断的屏蔽和开启。

中断屏蔽可以通过以下方式进行设置：（1）直接修改INTCON寄存器的屏蔽位：在特权级别下，可以通过直接写入INTCON寄存器来修改外部中断的屏蔽位。

（2）使用特殊函数来修改INTCON寄存器的屏蔽位：ARM提供了特殊的函数用于修改INTCON寄存器的屏蔽位。

需要注意的是，中断屏蔽方法只能屏蔽外部中断，对于内部中断（如软中断、异常中断）无法进行屏蔽。

同时，ARM7内核的中断屏蔽方法也存在优先级的问题，当多个中断同时发生时，只会响应优先级最高的中断请求。

arm调试内核寄存器的方法使用ARM调试内核寄存器的方法引言：在软件开发和调试过程中，经常需要查看和修改CPU的寄存器值。

而对于ARM架构的处理器，了解如何调试内核寄存器值是非常重要的。

本文将介绍一些常用的方法和工具，帮助开发者在ARM平台上进行内核寄存器的调试。

一、使用GDB调试器GDB是一款功能强大的开源调试器，可以用于调试多种编程语言和平台。

在ARM架构上，可以使用GDB调试器来查看和修改内核寄存器的值。

1. 准备工作需要安装GDB工具链，并将其添加到系统的环境变量中。

然后，在编译内核时，需要在配置文件中启用GDB调试支持选项，以生成可调试的内核映像。

2. 连接调试器将目标设备与主机通过调试接口（如JTAG、SWD）连接起来。

然后，在主机上运行GDB，并使用以下命令连接到目标设备：```$ gdb <kernel_image>```3. 设置断点在GDB中，可以使用`break`命令设置断点。

例如，要在内核函数`foo`的入口处设置断点，可以使用以下命令：```(gdb) break foo```4. 运行程序使用`run`命令启动目标设备上的程序，并让其执行到断点处。

当程序停止时，可以使用`info registers`命令查看所有寄存器的值。

5. 查看寄存器值使用`info registers`命令可以列出所有寄存器的值。

例如，要查看R0寄存器的值，可以使用以下命令：```(gdb) info registers r0```6. 修改寄存器值使用`set`命令可以修改寄存器的值。

例如，要将R0寄存器的值修改为0x1234，可以使用以下命令：```(gdb) set $r0 = 0x1234```二、使用JTAG调试器JTAG调试器是一种常用的硬件调试工具，也可以用于调试ARM架构的处理器。

它可以提供更低层次的访问权限，可以直接读写寄存器的值。

1. 准备工作需要将目标设备与JTAG调试器连接起来，并确保JTAG调试器的驱动程序已正确安装。