集成电路的制造技术与设计

《集成电路设计与制造》课程教学大纲

课程编号: 00500290

课程名称：集成电路设计与制造

英文名称：Design and Manufacture of Integrated Circuits

总 学 时：32

总 学 分：2

适用对象: 电子科学与技术专业本科

先修课程：半导体器件、半导体集成电路

一、课程性质、目的和任务

课程性质：电子科学与技术专业选修课。

课程目的和任务：通过本课程的教学，使学生掌握集成电路工艺、集成电路设计、集成电路CAD方法。使学生在学完本课程后，能够正确选择系统配置、电路形式、器件结构、工艺方案并在一定的设计规则下完成各种集成电路的设计。

二、教学的基本要求

基本要求：了解集成电路设计与制造的概况。掌握集成电路制造的基本工艺，重点为CMOS制造工艺。初步掌握模拟和数字系统集成电路的设计。

三、教学的基本内容

基本内容：1、集成电路设计与制造概论。

2、集成电路制造的基本工艺。光刻工艺、刻蚀工艺、平坦化工艺、氧化工艺、掺杂工艺、薄膜淀积。

3、MOS工艺及版图。典型CMOS工艺；版图设计规则、电学设计规则。（重点、难点）

4、模拟电路和数字电路设计。模拟电路和数字电路设计各自的特点和流程；版图验证和检查。（重点、难点）

5、集成电路设计的CAD系统。系统描述及模拟； 综合； 逻辑模拟； 电路模拟； 时序分析； 版图设计的CAD工具； 计算机辅助测试技术； 器件模拟和工艺模拟。（重点、难点）

四、各教学环节学时分配（建议）

序

号 教学环节

课程内容 教

学 实

验 上

机 讨

论 课

外 合

计

集成电路设计与制造概论 2 2 4 集成电路制造的基本工艺 2 2 2 6

CMOS工艺及版图 4 4 8

模拟电路和数字电路设计 4 2 4 10

1 CMOS集成电路制造工艺

从电路设计到芯片完成离不开集成电路的制备工艺，本章主要介绍硅衬底上的CMOS集成电路制造的工艺过程。有些CMOS集成电路涉及到高压MOS器件（例如平板显示驱动芯片、智能功率CMOS集成电路等），因此高低压电路的兼容性就显得十分重要，在本章最后将重点说明高低压兼容的CMOS工艺流程。

1.1 基本的制备工艺过程

CMOS集成电路的制备工艺是一个非常复杂而又精密的过程，它由若干单项制备工艺组合而成。下面将分别简要介绍这些单项制备工艺。

1.1.1 衬底材料的制备

任何集成电路的制造都离不开衬底材料——单晶硅。制备单晶硅有两种方法：悬浮区熔法和直拉法，这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。

1 悬浮区熔法

悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动，将其转换成单晶。

悬浮区熔法制备的单晶硅氧含量和杂质含量很低，经过多次区熔提炼，可得到低氧高阻的单晶硅。如果把这种单晶硅放入核反应堆，由中子嬗变掺杂法对这种单晶硅进行掺杂，那么杂质将分布得非常均匀。这种方法制备的单晶硅的电阻率非常高，特别适合制作电力电子器件。目前悬浮区熔法制备的单晶硅仅占有很小市场份额。

2 直拉法

随着超大规模集成电路的不断发展，不但要求单晶硅的尺寸不断增加，而且要求所有的杂质浓度能得到精密控制，而悬浮区熔法无法满足这些要求，因此直拉法制备的单晶越来越多地被人们所采用，目前市场上的单晶硅绝大部分采用直拉法制备得到的。

拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中，抽真空或通入惰性气体后进行熔硅处理。熔硅阶段坩埚位置的调节很重要。开始阶段，坩埚位置很高，待下部多晶硅熔化后，坩埚逐渐下降至正常拉晶位置。熔硅时间不宜过长，否则掺入熔融硅中的会挥发，而且坩埚容易被熔蚀。待熔硅稳定后即可拉制单晶。所用掺杂剂可在拉制前一次性加入，也可在拉制过程中分批加入。拉制气氛由所要求的单晶性质及掺杂剂性质等因素确定。拉晶时，籽晶轴以一定速度绕轴旋转，同时坩埚反方向旋转，大直径单晶的收颈是为了抑制位错大量地从籽晶向颈部以下单晶延伸。收颈是靠增大提拉速度来实现的。在单晶生长过程中应保持熔硅液面在温度场中的位置不变，因此，坩埚必须自动跟踪熔硅液面下降而上升。同时，拉晶速度也应自动调节以保持等直生长。所有自动调节过程均由计算机控制系统或电子系统自动完成。

集成电路版图设计习题答案第2章 集成电路制造工艺

【习题答案】

1．硅片制备主要包括（直拉法）、（磁控直拉法）和（悬浮区熔法）等三种方法。

2．简述外延工艺的用途。

答：外延工艺的应用很多。外延硅片可以用来制作双极型晶体管，衬底为重掺杂的硅单晶（n+），在衬底上外延十几个微米的低掺杂的外延层（n），双极型晶体管（NPN）制作在外延层上，其中b为基极，e为发射极，c为集电极。在外延硅片上制作双极型晶体管具有高的集电结电压，低的集电极串联电阻，性能优良。使用外延硅片可以解决增大功率和提高频率对集电区电阻要求上的矛盾。

图 外延硅片上的双极型晶体管

集成电路制造中，各元件之间必须进行电学隔离。利用外延技术的PN结隔离是早期双极型集成电路常采用的电隔离方法。利用外延硅片制备CMOS集成电路芯片可以避免闩锁效应，避免硅表面氧化物的淀积，而且硅片表面更光滑，损伤小，芯片成品率高。外延工艺已经成为超大规模CMOS集成电路中的标准工艺。

3．简述二氧化硅薄膜在集成电路中的用途。

答：二氧化硅是集成电路工艺中使用最多的介质薄膜，其在集成电路中的应用也非常广泛。二氧化硅薄膜的作用包括：器件的组成部分、离子注入掩蔽膜、金属互连层之间的绝缘介质、隔离工艺中的绝缘介质、钝化保护膜。

4．为什么氧化工艺通常采用干氧、湿氧相结合的方式？

答：干氧氧化就是将干燥纯净的氧气直接通入到高温反应炉内，氧气与硅表面的原子反应生成二氧化硅。其特点：二氧化硅结构致密、均匀性和重复性好、针孔密度小、掩蔽能力强、与光刻胶粘附良好不易脱胶；生长速率慢、易龟裂不宜生长厚的二氧化硅。湿氧氧化就是使氧气先通过加热的高纯去离子水（95℃），氧气中携带一定量的水汽，使氧化气氛既含有氧，又含有水汽。因此湿氧氧化兼有干氧氧化和b e n+ p

SiO2

n-Si外延层

n+Si衬底

c 水汽氧化的作用，氧化速率和二氧化硅质量介于二者之间。实际热氧化工艺通常采用干、湿氧交替的方式进行。这种干氧一湿氧一干氧相结合的方式可获得结构致密、针孔密度小、质量好、适合光刻的二氧化硅薄膜，同时又能提高氧化速率，缩短氧化时间。

. - -

. 可修编-

集成电路新工艺简述

学 号：

3

班 级： 电科0902班

姓 名： 晓彬 . - -

. 可修编-

集成电路工艺（integrated circuit technique ）是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅89片、玻璃或瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。集成电路的制造是以硅晶圆为基础的，然后经过一系列的生产工艺，最终在晶圆上制造出所需要的集成电路。其中，硅晶圆是指硅半导体电路制作所用的硅晶片，由于其形状为圆形，故称晶圆。

一块硅晶圆从其生产到最后加工成带有芯片的硅片，需要经过一系列的工艺流程，主要包括硅单晶片的制造、外延层的生长、硅的氧化、掩模板的制备、光刻、掺杂、多晶硅的积淀、金属层的形成等等。

（1）．硅单晶的制造

硅单晶片实际上是从圆柱形的单晶硅锭上切割下来的，单晶硅的生长方法主要有两种。第一种是直拉式，这是一种直接从熔融的硅溶液中拉出单晶硅的方法，熔体置柑塌中，籽晶固定于可以旋转和升降的提拉杆上。降低提拉杆，将籽晶插入熔体，调节温度使籽晶生长，然后再旋转的同时缓慢的将其从硅的熔融液中提升出来，使晶体一面生长，一面被慢慢地拉出来，最后形成圆柱形的单晶棒；另一种方法是悬浮区熔法，在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。然后将在多晶棒与籽晶间只靠表面. - -