MAX187中文资料

MAX187/189 中文资料

+5V，低功耗，12位串行ADC

一般描述：

MAX187/MAX189串行12位模数转换器可以在单5V电源下工作，接受0－5V的模拟

输入。MAX187,189均为逐次逼近式ADC，快速采样/保持（1.5uS），片内时钟，高速3线

串行接口。

MAX187/MAX189转换速度为75Ksps。通过一个外部时钟从内部读取数据，并可省却

外部硬件而与绝大多数的数字信号处理器或微控制器通讯。接口与SPI，QSPI，和Microwire

兼容。

MAX187有内部基准，MAX189则需要一个外部基准。MAX187和MAX189采用节约

空间的8脚DIP和16脚SO封装。电源消耗为7.5mW，在关断模式下可以减少至10uW。

优异的AC特性和极低的电源消耗，同时及其容易的使用和较小的封装尺寸使得

MAX187/189能理想的应用于远程DSP和传感器，或者应用于对电源消耗和空间极为苛刻

的地方。

应用范围：

移动式数据处理（Portable Data Logging）

远程数字信号处理（Remote Digital Signal Processing）

隔离数据获取（Isolated Data Acquisition）

高精度处理控制（High-Accuracy Process Control）

特性：

12位精度

±1/2 LSB完整非线性（Integral Nonlinearity）（MAX187A/MAX189A）

内部采样/保持电路，75KHz采样速率

单＋5V电源工作

低功耗：关断模式下2uA

5mA操作电流

内部4.096V基准（MAX187）

3线串行接口，SPI，QSPI和Microwire兼容

小管脚8脚DIP和16脚SO封装。

定购信息：

功能框图：

管脚配置：

极限指标：

电气特性：

(VDD = +5V ±5%; GND = 0V; unipolar input mode; 75ksps, fCLK = 4.0MHz, external clock (50% duty

cycle); MAX187—internal reference: VREF = 4.096V, 4.7µF capacitor at REF pin, or MAX189—external

reference: VREF = 4.096V applied to REF pin, 4.7µF capacitor at REF pin; TA = TMIN to TMAX; unless

otherwise noted.)

时序特征（TIMING CHARACTERISTICS）：

典型操作特征：

管脚描述：

细节描述：

1，转换器操作：

MAX187/MAX189使用采样/保持（T/H）和逐次逼近寄存器（SAR）电路来转换模拟

量至12位数字量输出。T/H不需要外部保持电容。图3a和图3b指示了MAX187/MAX189

的最简单的配置。MAX187/MAX189在10us内把0V－VREF范围的输入信号转换完成（包

含T/H获得时间）。MAX187的片内基准为4.096V，而MAX189需要外部基准。两个器件

都接收＋2.5V到VDD的外部基准。串行接口只需要三根数据线，SCLK，CS，和DOUT，

并提供简单的到微处理器（uPs）的接口。 两个转换器都有两种模式：普通模式和关断模式。把SHDN拉低就把器件关断了，这

时电流供应减少至10uA以下；当拉高SHDN或悬空时器件进入操作模式。转换周期由CS

下降沿进行初始化。转换结果以单极串行格式出现在DOUT脚上。一个高位预示着转换周

期结束（EOC），紧接着的为数据位（MSB高位在前），组成一个串行数据流。

MAX187有两种工作状态：（1）内部基准 （2）外部基准。通过拉高SHDN选择内部

基准，通过悬空SHDN选择外部基准。

2，模拟输入

图4所示为ADC的模拟比较器的采样结构。满量程输入电压取决于REF上所加的电压。

为了自定义精度，外部基准电压范围从＋2.5V跨至VDD。（减小基准电压可以提高精度）

图1 DOUT 使能时间的负载电路

图2 DOUT禁能时间的负载电路

图3a MAX187操作图

图3b MAX189操作图

图4 输入等效图

采样/保持

在采样（track）模式，模拟信号被采集并保存在内部保持电容内。在保持模式，T/H开

关开启并维持一个不变的值输入至SAR段。

采样期间，模拟输入AIN对电容CHOLD充电。把CS拉低结束采样周期。马上，T/H开

关把输入从CHOLD打至GND。保留在CHOLD上的电荷就成为了输入的一个采样值，在比较

器输入端上的一个节点ZERO不再保持平衡（unbalancing the node ZERO at the comparator’s

input）。

在保持模式，容性（capacitive）DAC在转换周期的余下时间里把ZERO节点存储的电

荷调节至零（在12位解决方案的限制下）。这个过程等同于把电容CHOLD上的电荷转移至二

进制的容性DAC，然后把模拟输入信号转化成数字量。在转换结束，输入端的CHOLD开关

重新打至AIN，同时CHOLD从输入信号再次充电。

T/H所需要的读取输入信号的时间为一个输入电容充电快慢的功能好差的判断。如果输

入信号源的输入阻抗较高，则读取时间变长，转换需要更多的时间。读取时间计算如下：

TACQ＝9（RS＋RIN）16pF

其中RIN＝5K，RS＝输入信号源阻抗，TACQ从不小于1.5uS。信号源阻抗小于5K不会极大

影响ADC的AC性能。

输入带宽：

ADC的输入采样电路有4.5MHz的小信号带宽和8V/uS的回复速率（SLEW RATE）。

通过使用过采样技术（undersampling techniques）就有可能在带宽超过ADC采样速度的情

况下数字化高速瞬变时间和测量周期性信号。为了避免混淆不期望的高频信号进入所关注的

频率段，需要一个防混淆滤波器（anti-alias filter）。见MAX274/MAX275连续时间滤波器数

据手册。

输入保护：

内部保护二极管把输入的模拟信号进行钳位，允许输入信号在GND－0.3V到VDD＋

0.3V之间无危险的摆动。无论如何，为了能精确地在近满量程转换，输入应不比VDD高

50mV，不比GND低50mV。

如果模拟输入超过电源50mV，应把输入电流限制在1mA，因为大电流降低转换精度。 驱动模拟输入（Driving the Analog Input）：

到AIN和GND的线应该能多短就多短，尽量减少混入噪声。Shield longer leads。亦可

见输入保护章节。

由于MAX187/MAX189集成了一个T/H，对驱动AIN的OP AMP的要求就可以比那些

没有内部T/H的逐次逼近ADC稍微低一点。典型的输入电容负载为16pF。放大器的带宽必

须足够大以处理输入信号的频率。MAX400和OP07在更低的频率下工作良好。对于更高频

率的操作，MAX427和OP27是较为实际的选择。允许的输入频率范围限制在

MAX187/MAX189的75ksps采样率上。所以，最大的线性输入频率为37.5KHZ。更高频率

的信号就会引起混淆问题，除非采用过采样技术。

基准：

MAX187可以使用内部或外部基准，MAX189则需要一个外部基准。

内部基准：

MAX187有一个片内基准并有温度补偿能隙（bandgap）二极管，保持精度为＋4.096V

±0.5%。其输出接至REF同时也驱动内部DAC。输出可以用作一个其他器件的基准电压源

并能提供0.6mA。通过接一个4.7uF的电容来减弱REF上的振动。内部基准可通过拉高SHDN

脚来使能。如果SHDN脚悬空则禁能内部基准，同时允许使用外部基准，见外部基准章节

所述。

外部基准：

MAX189使用时需要在REF脚加一个外部基准。如果MAX187要使用外部基准则应通

过悬空SHDN脚来禁止内部基准。保持电压基准范围为2.5V到VDD，以获取更高精度。

直流输入的最小输入阻抗为12KΩ。在转换时，外部基准应能提供350uA的直流负载电流

并要求输出阻抗为10Ω或更小。要求旁路电容的最小值为0.1uF。如果基准有很高的输出阻

抗或者有较高噪声，应在靠近REF脚接一4.7uF的旁路电容。

图5. MAX187/MAX189的关断时序

图6. 平均供电电流和转换速率的关系

图7 在关断模式下的twake 时间（限于MAX187）

串行接口：

上电后的初始化和启动转换：

当电源一加上，它使4.7uF的基准旁路电容全部放电20mS，以为特殊精度提供合适的

电荷。如果SHDN不拉低，MAX187/MAX189就准备好进行转换。

开始一个转换周期，首先把CS拉低。在CS的下降沿，T/H进入保持模式，转换初始

化完成。在一个内部计时为8.5us的转换周期后，转换完成由拉高DOUT脚来指示。这时数

据就可以在外部时钟的作用下串行移出。

使用SHDN来降低供电电流：

电源消耗可以通过在两次转换中间关断MAX187/MAX189来显著地降低。在图6显示