微机原理与接口技术试题

一、单选题

(一) CPU

1、8086CPU的指令队列为 ( ) 个字节。C

A 2 B 4 C 6 D 8 2、标志寄存器的标志位ZF＝1表示运算结果（ ）。A

A 为零 B 为负 C 不为零 D 有进位

3、如果算术或逻辑运算结果不为0，则（ ）。A A ZF＝0 B ZF＝1 C SF＝0 D SF＝1

4、在8086CPU的延长总线周期中，在（ ）状态之后插入Tw状态。C

A T1 B T2 C T3 D T4 4、8086/8088读/写总线周期，微处理器是在（ ）状态采样READY信号，以便决定是 否插

人Tw。C A T1 B T2 C T3 D T4 5、8086CPU可插入（ ）D

A 1个等待周期 B 2个等待周期 C 3个等待周期 D 任意多个等待周期

6、关于8086CPU的非可屏蔽中断，下列说法正确的是（ ）。C

A 受中断允许标志IF的影响 B 可用软件屏蔽 C 对应的中断类型号为2 D 在整个系统中可以有多个

7、8086CPU有16根数据线和20根地址线，故可寻址的最大地址空间为（ ）。B

A 64KB B 1MB C 1KB D 64MB 8、对可编程接口芯片进行读/写操作的前提条件是 ( )。B

A RD=0 B CS=0 C WR=0或RD=0 D WR=0

12、如果允许CPU接收可屏蔽中断请求，则标志位（ ）。A

A IF=1 B IF=0 C CF=1 D CF=0 13、8086CPU要求复位信号RESET至少维持（ ）个时钟周期的高电平。B

A 2 B 4 C 5 D 6 14、（ ）是微型计算机的核心。A

A CPU B RAM C ROM D 内存

15、8086CPU复位时，代码寄存器CS和指令指针寄存器IP分别初始化为（ ）。C

A 0000H，0000H B 0000H，FFFFH

C FFFFH，0000H D FFFFH，FFFFH

16、在最小模式下，如果8086CPU的引脚IOM/为高电平，表示（ ）。B

A CPU和I/O接口之间进行数据传输 B CPU和存储器之间进行数据传输

C 存储器和存储器之间进行数据传输 D 存储器和I/O接口之间进行数据传输

17、关于8086CPU的信号INTA，下列说法正确的是（ ）。B

A 是中断请求信号输入端

B该信号对外设的中断请求做出响应

C 该信号低电平有效

D 外设收到该信号的第一个负脉冲后，往数据总线上发中断类型码

18、关于8086的ALE信号，以下说法错误的是（ ）。A A ALE端可以浮空 B 高电平有效

C 在任一总线周期的T1状态，ALE输出有效电平 D 地址锁存器将ALE作为锁存信号，对地址进行锁存

20、8086在进行I/O写操作时，IOM/和RDT/必须是（ ）。B

A. 0，0 B. 0，1 C. 1，0 D.1，1

21、在8086中，一个最基本的总线周期有（ ）个时钟周期组成。C

A.1 B.2 C.4 D.5

22、8086CPU非屏蔽中断请求通过（ ）引脚引入的。B A. INTA B.NMI C.INTR D.HOLD

23、下面哪一个中断的优先级最高（ ） 。A

A.NMI中断 B.INTR中断 C.单步中断 D.断点中断

26、8086CPU的外部中断请求线是指（ ）。C

A INTR B NMI C INTR和NMI D 以上都不对

27、如果8086CPU工作在最小模式，则引脚MXMN/固定接（ ）。B

A 地 B ＋5V C 浮空 D 以上说法都不对

28、在最小模式下，如果8086的引脚IOM/为高电平，表示（ ）。

A CPU和I/O接口之间进行数据传输 B CPU和存储器之间进行数据传输

C 存储器和存储器之间进行数据传输 D 存储器和I/O接口之间进行数据传输

29、Reset信号有效后，8086CPU的启动地址( )。C

A.FFFFFh B.0FFFFh C.FFFF0h D.00000h

30、在8086CPU的标志寄存器中，控制标志位占( ) A A.3位 B.9位 C.4位 D.16位

31、堆栈的工作方式是( )。D

A.先进先出 B.随机读写 C.只能读出不能写入 D.后进先出

32、若8086 CPU主频为8MHz，则其基本总线周期为( )。B

A.200ns B.500ns C.125ns D.250ns 33、8086/8088 CPU系统中最大模式下增加总线控制器8288的目的是( )。D

A.提高总线控制能力 B.提高总线驱动能力

C.控制协处理器 D.解决总线共享控制问题

34、计算机的发展以 C 为标志。

A. 电子器件的更新 B. 时间的划分

C. CPU的发展 D. 集成电路的发展

（二）CPU和内存

1、某操作数在内存中存放的段地址为2000H，偏移量为0050H，则该操作数所在的存储单元

的物理地址为 （ ）。C A 2050H B 0050H C 20050H D 2000H

2、主存储器和CPU之间增加高速缓冲存储器的目的是（ ）。A

A 解决CPU和主存之间的速度匹配问题 B 扩大主存储器的容量

C 扩大CPU中通用寄存器的数量 D解决大容量、低成本的矛盾。

3、增加内存－辅存层次的目的是（ ）。D A 解决CPU和主存之间的速度匹配问题 B 扩大CPU中通用寄存器的数量

C 既扩大主存容量又扩大CPU通用寄存器数量 D解决大容量、降低成本的矛盾。

4、某存储器容量为32K×16位，则（ ）。C

A.地址线为16根，数据线为32根 B.地址线为32根，数据线为16根

C.地址线为15根，数据线为16根 D.地址线为15根，数据线为32根

5、在DMA方式下，数据从内存传送到外设的路径是( ) C

A.内存→CPU→总线→外设 B.内存→DMAC→外设

C.内存→数据总线→外设 D.外设→内存

7、存储器芯片位数不足时，需用 B 。

A、字扩展 B、位扩展 C、字位扩展 D、以上均可

（三）8251

1、关于8251的初始化，说法正确的是（ ）。C A 芯片复位后，第一次用奇地址写入的值为控制字 B 控制字写入偶地址端口

C 模式字须写入奇地址端口 D 同步字符写入偶地址端口

2、当CPU往8251写入控制命令时，CS、DC/、WR、RD状态为（ ）。D

A 0、0、0、0 B 0、0、0、1 C 1、1、0、1 D 0、1、0、1

3、如果8251A的引脚WR＝1，RD＝0，DC/＝1，说明（ ）。D

A CPU从8251读取数据信息 B CPU把数据送8251输出

C CPU往8251写控制命令 D CPU从8251读状态信息

6、对于串行通讯，如果数据可以从A发送到B，也可由B发送到A，但同一时间只能进行一

个方向的传送，这种通讯方式称为（ ）通讯方式。B

A 单工 B 半双工 C全双工 D 并行 7、串行异步通信的实现，必须做到（ ）。C

A 通信双方有同步时钟的传送，以实现同步

B 一块数据传送结束时，用循环冗余校验进行校验

C 以字符为传送信息的单位，按约定配上起始位、停止位和校验位

D 块与块之间用同步字符隔开 8、串行接口中，并行数据和串行数据的转换是用（ ）来实现的。B

A. 数据寄存器 B. 移位寄存器 C. 锁存器 D. A/D转换器

（六）8253

1、8253可编程定时器/计数器的最大计数初值是（ ） C A 65536 B FF00H C 0000H D FFFFH

2、关于8253，说法正确的是（ ）。B

A 初始化时，可以先设初值，再写控制字

B 读计数器的计数值时，必须先发锁存命令

C 控制字写入后，所有控制逻辑电路立即复位，OUT输出高电平 D 用二进制格式计数时，0FFFFH是计数器能容纳的最大初始值

（八）DAC和ADC

1、一个8位D/A转换器分辨率可以达到满量程的（ ） B

A. 1/8 B. 1/255 C. 1/16 D. 1/32

（九）总线

1、USB总线是（ ）。D

A 内部总线 B 局部总线

C 系统总线 D 外部总线

二、填空题

（一）CPU

1、微型计算机由 、 、 和系统总线构成。

CPU；存储器； 输入输出接口电路。 2、微型计算机的总线根据功能可分为 、 和 。

数据总线； 地址总线； 控制总线。

3、中断类型码为31H的中断向量存放在从 开始的4个存储单元。

0000H：00C4H

4、系统工作于实模式，设BX＝4000H，DI＝0100H，DS＝3100H，变量名BUF的偏移地址为0020H，在指令MOV AX，BUF[BX+DI]中，源操作数的寻址方式为 ；物理地址为 。

相对基址加变址寻址 ； 35100H 。

5、CPU的可屏蔽中断受标志 的影响，如果允许CPU接受可屏蔽中断请求，则该标

志取值为 。 IF、1

6、 在8086//8088的延长总线周期中，在 周期之后插入TW等待周期。T3 7、 8086CPU的编程结构分为 和 两部分，二者是 工作方式。

总线接口部件BIU ； 执行部件EU ；并行。

8、 在8086中，一个最基本的总线周期有 个时钟周期组成。4

9、当一个系统中包含的外设接口较多时，数据总线上需要有

_____________________________以增强驱动能力。 发送器和接收器 10、软件中断服务程序的入口地址是由__________________________产生的。

中断向量

11、标志寄存器中共用了 个有效位来存放 标志和 标志，其中OF表示 标

志。 9；状态；控制；溢出

12、一个完整的中断过程包括____________________________________________四个阶

段。确定可屏蔽中断优先级的方法通常有 ____________________________________________三种。

中断请求、中断响应、中断处理及中断返回；软件查询方式、简单硬件方式及专用硬件

方式

13、PU与外设见的数据传送控制方式有_______________________________________三

种，其中____________________________适用于高速数据传输。 程序方式、断方式、DMA方式；DMA

（二）CPU和内存

1、主存储器和CPU之间增加高速缓冲存储器的目的是 。