以太网知识(1)-MII接口
- 格式：pdf
- 大小：463.44 KB
- 文档页数：8
下载文档原格式
合集下载
MII接口介绍
视频硬件培训方案-MII接口介绍蒋汉初1.MII接口名词解释MII (Media Independent Interface 介质无关接口) MII即媒体独立接口，它是IEEE-802.3定义的以太网行业标准。
MII接口一定会包含两部分，一个数据接口，以及一个MAC和PHY之间的管理接口。
数据接口包括分别用于发送器和接收器的两条独立信道。
每条信道都有自己的数据、时钟和控制信号。
MII数据接口总共需要16个信号。
管理接口是个双信号线接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制PHY。
MII 管理接口（Management interface）只有两条信号线，就是我们熟悉的MDC/MDIO接口。
2.MII接口种类MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
我们在这里只讨论MII、RMII、SMII、GMII接口。
MII 支持10 兆和100 兆的操作，它要求是25 兆的总线时钟，一个接口由14 根线组成（没考虑收发时钟），它的支持还是比较灵活的，但是有一个缺点是因为它一个端口用的信号线太多，如果一个8 端口的交换机要用到112 根线，16 端口就要用到224 根线，到32 端口的话就要用到448 根线，一般按照这个接口做交换机，是不太现实的，所以现代的交换机的制作都会用到其它的一些从MII 简化出来的标准，比如RMII、SMII、GMII 等。
RMII 是简化的MII 接口，在数据的收发上它比MII 接口少了一倍的信号线，所以它一般要求是50 兆的总线时钟。
RMII 一般用在多端口的交换机，它不是每个端口安排收、发两个时钟，而是所有的数据端口公用一个时钟用于所有端口的收发，这里就节省了不少的端口数目。
RMII 的一个端口要求7 根数据线，比MII 少了一倍，所以交换机能够接入多一倍数据的端口。
以太网知识(1)-MII接口
以太网知识(1)-MII接口本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M 模式下的设计方法。
1. MII接口分析MII接口提供了MAC与PHY之间、PHY与STA(Station Management)之间的互联技术，该接口支持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。
提到MII，就有可能涉及到RS，PLS，STA等名词术语，下面讲一下他们之间对应的关系。
所谓RS即Reconciliation sublayer，它的主要功能主要是提供一种MII和MAC/PLS之间的信号映射机制。
它们(RS与MII)之间的关系如下图：图1MII接口的Management Interface可同时控制多个PHY，802.3协议最多支持32个PHY，但有一定的限制：要符合协议要求的connector特性。
所谓Management Interface，即MDC信号和MDIO信号。
前面已经讲过RS与PLS的关系，以及MII接口连接的对象。
它们是通过MII接口进行连接的，示意图如下图。
由图可知，MII的Management Interface 是与STA（Station Management）相连的。
MII接口支持10Mb/s以及100Mb/s，且在两种工作模式下所有的功能以及时序关系都是一致的，唯一不同的是时钟的频率问题。
802.3要求PHY不一定一定要支持这两种速率，但一定要描述，通过Management Interface反馈给MAC。
图2下面将详细介绍MII接口的信号定义，时序特性等。
由于MII接口有MAC 和PHY模式，因此，将会根据这两种不同的模式进行分析，同时还会对RMII/SMII 进行介绍。
1.1 MII接口信号定义MII接口可分为MAC模式和PHY模式，一般说来MAC和PHY对接，但是MAC和MAC也是可以对接的。
MII接口类型
MII接口类型MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI 等。
下面对它们进行一一介绍。
MII接口：TXD[3:0]：数据发送信号，共4根信号线；RXD[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY 提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有效。
以太网媒体接口类型
MII、RMII、SMII、GMII接口简介以太网媒体接口有：MII、RMII、SMII、GMII。
所有的这些接口都从MII而来，MII是(Medium Independent Interface，介质无关接口)的意思，是指不用考虑媒体是铜轴、光纤、电缆等，因为这些媒体处理的相关工作都有PHY(Phy sical Layer，物理层)或者叫做MAC(Media Access Layer，媒体访问层)的芯片完成。
是有一个缺点是因为它一个端口用的信号线太多，如果一个8端口的交换机要用到112根线，1 6端口就要用到224根线，到32端口的话就要用到448根线，一般按照这个接口做交换机，是不太现实的，所以现代的交换机的制作都会用到其它的一些从MII简化出来的标准，比如RMII、SMII、GMII等。
MII(Media Independent Interface，介质无关接口)MII，即媒体独立接口，是IEEE-802.3定义的以太网行业标准，用于Fast Ethernet MAC-block与各种类型的PHY连接。
它包括一个数据接口，以及一个MAC和PHY之间的管理接口。
数据接口包括分别用于发送器和接收器的两条独立信道。
每条信道都有自己的数据、时钟和控制信号。
管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制PHY。
在其他速率下工作的与MII等效的接口有：AUI(10M以太网)、GMII(Gigabit以太网)和XA UI(10-Gigabit以太网)。
RMII(Reduced Media Independant Interface )MII接口少了一倍的信号线，所以它一般要而是所有的数据端口公用一个时钟用于所有端口的收发，这里就节省了不少的端口数目。
RMII少了一倍，所以交换机能够接入多一倍数据的端口。
和MIISMIISMII是由思科提出的一种媒体接口，它有比RMII更少的信号线数目，S表示串行的意思。
MII接口介绍1
MII接口介绍1MII接口介绍MII (Media Independent Interface(介质无关接口)；或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。
它包括一个数据接口，以及一个MAC和PHY之间的管理接口。
数据接口包括分别用于发送器和接收器的两条独立信道。
每条信道都有自己的数据、时钟和控制信号。
MII 数据接口总共需要16个信号。
管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制PHY。
MII （Management interface）只有两条信号线。
MII标准接口用于连快Fast Ethernet MAC-block与PHY。
"介质无关"表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。
在其他速率下工作的与MII 等效的接口有：AUI（10M以太网）、GMII（Gigabit以太网）和XAUI（10-Gigabit 以太网）。
（一）MII总线在IEEE802.3中规定的MII总线是一种用于将不同类型的PHY与相同网络控制器（MAC）相连接的通用总线。
网络控制器可以用同样的硬件接口与任何PHY进行连接。
MII 总线在IEEE802.3 中规定的MII 总线是一种用于将不同类型的PHY 与相同网络控制器（MAC）相连接的通用总线。
网络控制器可以用同样的硬件接口与任何PHYGMII (Gigabit MII)GMII 采用8 位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。
同时兼容MII 所规定的10/100 Mbps 工作方式。
GMII 接口数据结构符合IEEE 以太网标准。
该接口定义见IEEE 802.3-2000。
发送器：◇GTXCLK——吉比特TX..信号的时钟信号（125MHz）◇TXCLK——10/100M 信号时钟◇TXD[7..0]——被发送数据◇TXEN——发送器使能信号◇TXER——发送器错误（用于破坏一个数据包）注：在千兆速率下，向PHY 提供GTXCLK 信号，TXD、TXEN、TXER 信号与此时钟信号同步。
以太网MII接口类型大全
MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
下面对它们进行一一介绍。
MII接口：TXD[3:0]：数据发送信号，共4根信号线；RXD[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps 速率下，时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有效。
MII接口一共有16根线(TX_CLK, RX_CLK未记入)。
(完整版)以太网MII接口类型大全_MII、RMII、SMII、SSMII、SSSMII、GMII、
MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
下面对它们进行一一介绍。
MII接口：TXD[3:0]：数据发送信号，共4根信号线；RXD[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类似于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS 就有效，另外，CRS只在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有效。
MII接口一共有16根线(TX_CLK, RX_CLK未记入)。
一文读懂以太网MII-RMII-GMII三种接口
一文读懂以太网MII/RMII/GMII三种接口MII，RMII，GMII接口详细解释概述：MII （Media Independent Interface（介质无关接口）或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。
它包括一个数据接口和一个MAC和PHY之间的管理接口。
数据接口包括分别用于发送器和接收器的两条独立信道，每条信道都有自己的数据、时钟和控制信号。
MII数据接口总共需要16个信号。
管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制PHY。
MII （Management Interface）只有两条信号线。
MII标准接口用于连接Fast Ethernet MAC-Block与PHY。
表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。
在其他速率下工作的与MII等效的接口有：AUI（10M以太网）、GMII（Gigabit以太网）和XAUI（10-Gigabit以太网）。
MII总线在IEEE802.3中规定的MII总线是一种用于将不同类型的PHY与相同网络控制器（MAC）相连接的通用总线。
网络控制器可以用同样的硬件接口与任何PHY进行连接。
MII相关接口介绍：以太网媒体接口有：MII RMII SMII GMII所有的这些接口都从MII而来，MII是（Medium Independent Interface）的意思，是指不用考虑媒体是铜轴、光纤、电缆等，因为这些媒体处理的相关工作都有PHY或者叫做MAC 的芯片完成。
MII支持10兆和100兆的操作，一个接口由14根线组成，它的支持还是比较灵活的，但是有一个缺点是因为它一个端口用的信号线太多，如果一个8端口的交换机要用到112根线，16端口就要用到224根线，到32端口的话就要用到448根线，一般按照这个接口做交换机，是不太现实的，所以现代的交换机的制作都会用到其它的一些从MII简化出来的标准，比如RMII、SMII、GMII等。
MII、RMII、GMII、RGMII接口介绍
MII、RMII、GMII、RGMII接口介绍2010-04-28 18:44:46| 分类：电子技术| 标签：|字号大中小订阅1 MII (Media Independent Interface )是介质无关接口。
40针。
MII类似于10Mbps以太网的连接单元接口（AUI）。
MII层定义了在100BASE-T MAC和各种物理层之间的标准电气和机械接口，这种标准接口类似于经典以太网中的AUI，它允许制造厂家制造与介质和布线无关的产品，利用外接MAU去连接实际的物理电缆。
MII和AUI的电气信号是不同的，AUI信号具有较强的、能驱动50米电缆的能力，而MII的信号是数字型的，只能驱动0.5米电缆。
MII采用一个类似于SCSI连接器的40芯小型连接器。
2 任天堂Wii主机名为“Mii”的新功能，重点是让用户可以DIY个性化定制游戏角色的形象。
观察其操作界面，可以发现这个功能让用户可以对软件提供的各种五官元素进行自由组装拼合，产生接近本人长相特征的虚拟Avatar形象。
这个系统表面上就是现在各种网络社区的Avatar系统的一个翻版，但它本质上最关键的一点是这个Avatar可以通过统一的API被应用到各种Wii的游戏软件中，强化用户体验的代入感。
词条简介MII (Media Independent Interface(介质无关接口)；或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。
它包括一个数据接口，以及一个MAC和PHY之间的管理接口。
数据接口包括分别用于发送器和接收器的两条独立信道。
每条信道都有自己的数据、时钟和控制信号。
MII数据接口总共需要16个信号。
管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制PHY。
MII （Management interface）只有两条信号线。
MII标准接口用于连快Fast Ethernet MAC-block与PHY。
网络MII接口与详解
硬件部分1MII接口简介：MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”,该接口一般应用于MAC层和PHY层之间的以太网数据传输，也可叫数据接口.（MAC与PHY 间的管理接口一般是MDIO）MII接口的类型有很多,常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等.下面对它们进行一一介绍。
MII接口TXD（Transmit Data）[3:0］：数据发送信号，共4根信号线；RXD（Receive Data)[3：0]:数据接收信号，共4根信号线；TX_ER（Transmit Error）：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下,TX_ER不起作用；RX_ER（Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下,RX_ER不起作用；TX_EN（Transmit Enable）：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV（Reveive Data Valid）：接收数据有效信号,作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟,100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2。
5MHz.注意,TX_CLK时钟的方向是从PHY侧指向MAC侧的,因此此时钟是由PHY提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下,时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只有PHY在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有PHY在半双工模式下有效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
以太网知识(1)-MII接口本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M 模式下的设计方法。
1. MII接口分析MII接口提供了MAC与PHY之间、PHY与STA(Station Management)之间的互联技术，该接口支持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。
提到MII，就有可能涉及到RS，PLS，STA等名词术语，下面讲一下他们之间对应的关系。
所谓RS即Reconciliation sublayer，它的主要功能主要是提供一种MII和MAC/PLS之间的信号映射机制。
它们(RS与MII)之间的关系如下图：图1MII接口的Management Interface可同时控制多个PHY，802.3协议最多支持32个PHY，但有一定的限制：要符合协议要求的connector特性。
所谓Management Interface，即MDC信号和MDIO信号。
前面已经讲过RS与PLS的关系，以及MII接口连接的对象。
它们是通过MII接口进行连接的，示意图如下图。
由图可知，MII的Management Interface 是与STA（Station Management）相连的。
MII接口支持10Mb/s以及100Mb/s，且在两种工作模式下所有的功能以及时序关系都是一致的，唯一不同的是时钟的频率问题。
802.3要求PHY不一定一定要支持这两种速率，但一定要描述，通过Management Interface反馈给MAC。
图2下面将详细介绍MII接口的信号定义，时序特性等。
由于MII接口有MAC 和PHY模式，因此，将会根据这两种不同的模式进行分析，同时还会对RMII/SMII 进行介绍。
1.1 MII接口信号定义MII接口可分为MAC模式和PHY模式，一般说来MAC和PHY对接，但是MAC和MAC也是可以对接的。
以前的10M的MAC层芯片和物理层芯片之间传送数据是通过一根数据线来进行的，其时钟是10M，在100M中，如果也用一根数据线来传送的话，时钟需要100M，这会带来一些问题，所以定义了MII接口，它是用4根数据线来传送数据的，这样在传送100M数据时，时钟就会由100M降低为25M，而在传送10M数据时，时钟会降低到2.5M，这样就实现了10M和100M的兼容。
MII接口主要包括四个部分。
一是从MAC层到物理层的发送数据接口，二是从物理层到MAC层的接收数据接口，三是从物理层到MAC层的状态指示信号，四是MAC层和物理层之间传送控制和状态信息的MDIO接口。
MII接口的MAC模式定义：MII接口PHY模式定义：1.2 MII接口时序特性在MII接口中，TX通道参考时钟是TX_CLK，RX通道参考时钟是RX_CLK，802.3-2005定义了它们之间的关系。
图3 Transmit signal timing relationships at the MII由图3可知，即The clock to output delay shall be a min of 0 ns and a max of 25 ns，参考时钟沿是上升沿。
很明显，该Spec只对TX通道上MAC这一侧的发送特性作了定义，而对TX通道PHY那一侧的接收特性并没有定义。
IC Vendor 可在TX通道那一侧的PHY的接收特性作适当调整，只要最终的时序满足TX通道上MAC这一侧的发送特性就可以。
图4 Receive signal timing relationships at the MII由图4可知，The input setup time shall be a minimum of 10 ns and the input hold time shall be a minimum of 10 ns，参考时钟沿是上升沿。
很明显，该Spec 只对RX通道上MAC这一侧的接收特性作了定义，而对RX通道PHY那一侧的发送特性并没有定义。
IC Vendor可在RX通道那一侧的PHY的发送特性作适当调整，只要最终的时序满足RX通道上MAC这一侧的接收特性就可以。
1.3 MII信号功能特性<1>：TX_CLK (transmit clock)，TX_CLK (Transmit Clock)是一个连续的时钟信号（即系统启动，该信号就一直存在），它是TX_EN, TXD, and TX_ER(信号方向为从RS到PHY)的参考时钟，TX_CLK由PHY驱动TX_CLK的时钟频率是数据传输速率的25%，偏差+-100ppm。
例如，100Mb/s模式下，TX_CLK 时钟频率为25MHz，占空比在35%至65%之间。
<2>：对于同样的RX_CLK，它与TX_CLK具有相同的要求，所不同的是它是RX_DV, RXD, and RX_ER(信号方向是从PHY到RS)的参考时钟。
RX_CLK 同样是由PHY驱动，PHY可能从接收到的数据中提取时钟RX_CLK，也有可能从一个名义上的参考时钟(e.g., the TX_CLK reference)来驱动RX_CLK<3>：TXD (transmit data)，TXD由RS驱动，同步于TX_CLK，在TX_CLK 的时钟周期内，并且TX_EN有效，TXD上的数据被PHY接收，否则TXD的数据对PHY没有任何影响。
图5<4>：TX_ER (transmit coding error)，TX_ER同步于TX_CLK，在数据传输过程中，如果TX_ER有效超过一个时钟周期，并且此时TX_EN是有效的，则数据通道中传输的数据是无效的，没用的。
注：当TX_ER有效并不影响工作在10Mb/s的PHY或者TX_EN无效时的数据传输。
在MII接口的连线中，如果TX_ER信号线没有用到，必须将它下拉接地。
图6<5>：RX_DV (Receive Data Valid)，RXD_DV同步于RX_CLK，被PHY 驱动，它的作用如同于发送通道中的TX_EN，不同的是在时序上稍有一点差别：为了让数据能够成功被RS接收，要求RXD_DV有效的时间必须覆盖整个FRAME的过程，即starting no later than the Start Frame Delimiter (SFD) and excluding any End-of-Frame delimiter，如下图7。
图7<6>：RXD (receive data)，RXD由RS驱动，同步于RX_CLK，在RX_CLK 的时钟周期内，并且RX_DV有效，RXD上的数据被RS接收，否则RXD的数据对RS没有任何影响。
While RX_DV is de-asserted, the PHY may provide a False Carrier indication by asserting the RX_ER signal while driving the value <1110> onto RXD<3:0>。
图8<7>：RX_ER (receive error)，RX_ER同步于RX_CLK，其在RX通道中的作用类似于TX_ER对于TX通道数据传输的影响。
图9<8>：CRS (carrier sense)，CRS不需要同步于参考时钟，只要通道存在发送或者接收过程，CRS就需要有效。
The behavior of the CRS signal is unspecified when the duplex mode bit 0.8 in the control register is set to a logic one(自动协商禁止，人工设为全双工模式), or when the Auto-Negotiation process selects a full duplex mode of operation，即半双工模式信号有效，全双工模式信号无效。
<9>：COL (collision detected)，COL不需要同步于参考时钟。
The behavior of the COL signal is unspecified when the duplex mode bit 0.8 in the control register is set to a logic one（自动协商禁止，人工设为全双工模式）, or when the Auto-Negotiation process selects a full duplex mode of operation。
即半双工模式信号有效，全双工模式信号无效。
图101.4 MII的管理MDIO接口MDIO接口包括两根信号线：MDC和MDIO，通过它，MAC层芯片（或其它控制芯片）可以访问物理层芯片的寄存器（前面100M物理层芯片中介绍的寄存器组，但不仅限于100M物理层芯片，10M物理层芯片也可以拥有这些寄存器），并通过这些寄存器来对物理层芯片进行控制和管理。
MDIO管理接口如下：MDC：管理接口的时钟，它是一个非周期信号，信号的最小周期（实际是正电平时间和负电平时间之和）为400ns，最小正电平时间和负电平时间为160ns，最大的正负电平时间无限制。
它与TX_CLK和RX_CLK无任何关系。
MDIO是一根双向的数据线。
用来传送MAC层的控制信息和物理层的状态信息。
MDIO数据与MDC时钟同步，在MDC上升沿有效。
MDIO管理接口的数据帧结构如：图11 MDIO管理接口的数据帧结构帧结构各域的含义如下：PRE：帧前缀域，为32个连续“1”比特，这帧前缀域不是必要的，某些物理层芯片的MDIO操作就没有这个域。
ST：帧开始标志，出现“01”比特表示帧设计开始。
OP：帧操作码，比特“10”表示此帧为一读操作帧，比特“01”表示此帧为一写操作帧。
PHYAD：物理层芯片的地址，5个比特，每个芯片都把自己的地址与这5个比特进行比较，若匹配则响应后面的操作，若不匹配，则忽略掉后面的操作。
REGAD：用来选择物理层芯片的32个寄存器中的某个寄存器的地址。
TA：状态转换域，若为读操作，则第一比特时MDIO为高阻态，第二比特时由物理层芯片使MDIO置“0”。
若为写操作，则MDIO仍由MAC层芯片控制，其连续输出“10”两个比特。
DATA：帧的寄存器的数据域，16比特，若为读操作，则为物理层送到MAC 层的数据，若为写操作，则为MAC层送到物理层的数据。