全加器及其应用实验报告

数电实验报告半加全加器

实验目的：掌握半加器和全加器的原理和应用，了解半加器和全加器的构造和工作原理。

实验器材：逻辑电路实验箱、7400四与非门、7402四与非门、7408四与门、7432四或门、7447数码显示器、开关、电源、跳线等。

实验原理：半加器和全加器是数字电路中常用的基本逻辑电路，用于对二进制进行加法运算，主要用于数字电路中的算术逻辑单元(ALU)。

1.半加器实验原理：

半加器是一种能够对两个二进制位进行加法运算的电路。半加器有两个输入端和两个输出端，输入端分别为A和B，输出端分别为S和C。其中，A和B分别为要加的两个二进制数位，S为运算结果的个位，并且用S=A⊕B表示；C为运算结果的十位（进位），C=A·B表示。

半加器的真值表和逻辑符号表达式如下：

```

A，B，S，C

0，0，0，0

0，1，1，0

1，0，1，0

1，1，0，1

``` 2.全加器实验原理：

全加器是一种能够对两个二进制位和一个进位信号进行加法运算的电路。全加器有三个输入端和两个输出端，输入端分别为A、B和Cin，输出端分别为S和Cout。其中，A和B分别为要加的两个二进制数位，Cin为上一位的进位信号，S为运算结果的个位，并且用S=A ⊕ B ⊕ Cin表示；Cout为运算结果的十位（进位），Cout=(A·B) + (A·Cin) +

(B·Cin)表示。

全加器的真值表和逻辑符号表达式如下：

```

A ， B ， Cin ， S ， Cout

0，0，0，0，0

0，0，1，1，0

0，1，0，1，0

0，1，1，0，1

1，0，0，1，0

1，0，1，0，1

1，1，0，0，1

1，1，1，1，1

```

实验步骤： 1.首先，按照实验原理连接逻辑门实验箱中的电路。将7400四与非门的1、2号引脚分别连接到开关1、2上，将开关3连接到7400的3号引脚，将开关4连接到7400的5号引脚，将7400的6号引脚连接到LED1上，表示半加器的进位输出。再将开关5连接到输入端口A，将开关6连接到输入端口B。然后，将输出端口S连接到LED2上，表示半加器的运算结果。

四位全加器

11微电子 黄跃 21

【实验目的】

采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。

【实验内容】

加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。

实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）.

【实验原理】

全加器

除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图4为全加器的方框图。图5全加器原理图。被加数Ai、加数Bi从低位向本位进位Ci-1作为电路的输入，全加和Si与向高位的进位Ci作为电路的输出。能实现全加运算功能的电路称为全加电路。全加器的逻辑功能真值表如表2中所列。

信号输入端 信号输出端

Ai Bi Ci Si Ci

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1 表2

全加器逻辑功能真值表

图4 全加器方框图

图5 全加器原理图

多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。

四位全加器

如图9所示，四位全加器是由半加器和一位全加器组建而成：

图9 四位全加器原理图

【实验步骤】

(1)建立新工程项目：

打开modelsim软件，进入集成开发环境，点击File→New project建立一个工程项目adder_4bit。

建立文本编辑文件：

点击File→New在该项目下新建Verilog源程序文件

一位全加器 实验报告

实验报告：全加器的原理与实验

一、实验目的

本实验旨在探究全加器的原理及其在数字电路中的应用，通过实际操作加深对全加器的理解，并掌握其工作原理和性能特点。

二、实验器材

1. 74LS86集成电路芯片

2. 电源

3. 示波器

4. 逻辑分析仪

5. 连接线

6. 示波器探头

三、实验原理

全加器是数字电路中常用的逻辑运算器件，用于实现三个二进制数的相加运算。全加器由两个半加器和一个进位输入组成，能够实现三个二进制数的相加运算，并输出相应的和与进位。全加器的工作原理是基于二进制加法的逻辑运算规则，通过逻辑门的组合实现。

四、实验步骤

1. 将74LS86集成电路芯片插入实验板中，并连接电源。

2. 将输入端A、B、Cin分别与电源接通，观察输出端Sum和Cout的变化。

3. 使用逻辑分析仪和示波器对输入端和输出端进行观测和分析，记录实验数据。

4. 分别改变输入端A、B、Cin的状态，观察输出端Sum和Cout的变化，记录实验数据。

5. 对实验数据进行分析和总结，验证全加器的工作原理和性能特点。

五、实验结果

通过实验观测和数据分析，得出以下结论：

1. 全加器能够实现三个二进制数的相加运算，并输出相应的和与进位。

2. 输入端A、B、Cin的状态改变会影响输出端Sum和Cout的变化，符合二进制加法的逻辑运算规则。

3. 74LS86集成电路芯片的性能稳定，能够满足数字电路的应用要求。

六、实验总结

本实验通过实际操作加深了对全加器的理解，掌握了全加器的工作原理和性能特点。全加器作为数字电路中常用的逻辑运算器件，具有重要的应用价值，能够实现二进制加法运算，广泛应用于计算机、通信等领域。通过本实验的学习，对数字电路和逻辑运算有了更深入的理解，为今后的学习和工作打下了坚实的基础。

七、实验建议

在实验过程中，应注意安全操作，避免短路和电路损坏。同时，对实验数据进行仔细分析和总结，加深对全加器的理解，为今后的学习和应用提供有力支持。

实验五 全加器的设计及应用

一、实验目的

（1）进一步加深组和电路的设计方法。

（2）会用真值表设计半加器和全加器电路，验证其逻辑功能。

（3）掌握用数据选择器和译码器设计全加器的方法。

二、预习要求

（1）根据表5-1利用与非门设计半加器电路。

（2）根据表5-2利用异或门及与非门设计全加器电路。

三、实验器材

（1）实验仪器：数字电路实验箱、万用表；

（2）实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153；

四、实验原理

1.半加器及全加器

电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的，因此加法器便成了计算机中最基本的运算单元。

（1）半加器

只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的进位看成0），称为半加，完成半加功能的电路为半加器。框图如图5-1所示。一位半加器的真值表如表5-1所示。

表5-1 半加器真值表

iA iB iC iS iC

0 0 0

0 1 0

1 0 0

1 1 0 0 0

1 0

1 0

0 0

1位半加器SCiAiBi和数向高位进位加数被加数

图5-1 半加器框图

由真值表写逻辑表达式：

iiiiiiiiiiBACBABABAS''

画出逻辑图，如图5-2所示：

（a）逻辑图 （b）逻辑符号

图5-2 半加器

（2）全加器

能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功能的电路为全加器。根据求和结果给出该位的进位信号。即一位全加器有3个输入端：iA（被加数）、iB（加数）、1iC（低位向本位的进位）；2个输出端：iS（和数）、iC（向高位的进位）。

下面给出了用基本门电路实现全加器的设计过程。