电子技术基础(数字部分)译码器74LS138功能验证实验

译码器的级联应用实验原理实验目的掌握译码器的级联应用原理，了解其在数字电路中的作用和应用。

实验器材•逻辑设计教学套件•译码器（74LS138）•连线电缆•示波器实验介绍译码器是一种常见的数字逻辑电路元件，用于将输入的数字信号转换为对应的输出信号。

它可以实现逻辑功能的解码和译码，广泛应用于数字电路设计中。

在本实验中，我们将学习译码器的级联应用原理。

级联（Cascade）是指将一个逻辑电路的输出连接到另一个逻辑电路的输入，从而实现多级电路的功能扩展。

通过级联多个译码器，我们可以实现更复杂的逻辑功能和更高的位数解码。

实验步骤1.将74LS138译码器连接至逻辑设计教学套件上。

2.将74LS138的引脚与其他电路元件连接，实现级联应用。

3.使用连线电缆连接逻辑设计教学套件和示波器，以观察电路的输出信号情况。

4.开始输入不同的数字信号观察译码器的输出变化。

5.记录观察结果，并进行分析。

实验结果与分析通过实验观察和记录数据，我们可以得出以下结论： - 译码器的级联应用可以实现更复杂的逻辑功能和更高的位数解码。

- 输入不同的数字信号，译码器的输出信号也会不同，可以实现数字信号的解码。

- 通过示波器的观察，我们可以清楚地看到逻辑电路的输出情况，便于分析和判断。

实验注意事项1.实验时注意正确连接电路，确保电路有稳定的供电和接地。

2.小心操作实验器材，避免损坏。

3.记录实验数据时要详细和准确，便于后续分析和总结。

实验总结通过本实验，我们了解了译码器的级联应用原理，并进行了实际操作和观察。

通过级联多个译码器，我们可以实现更复杂的逻辑功能和更高的位数解码，提供了数字电路设计的灵活性和扩展性。

译码器在数字电路中的应用非常广泛，我们可以将其应用于数据解码、地址解码、显示控制等方面。

掌握了译码器的级联应用原理，对于理解数字电路的设计和工作原理有着重要的意义。

在今后的学习和实践中，我们需要进一步加深对译码器的理解，并结合其他逻辑电路元件进行组合，实现更多复杂的功能。

74LS138部份38译码器部份实验38译码器是通过3条线来达到控制8条线的状态，即2的3次方。

在电路中，起到扩展IO资源用。

74LS138引脚定义：74LS138逻辑表：相关原理：程序运行照片：以下实验通过P1.0,P1.1,P1.2三条数据线通过74LS138译码作一个8路跑马灯实验。

接线方法：1、用4PIN数据排线插入CPU部份的JP44的P1.0-P1.3 口.另一端插入74LS138部份的JP22作为数据输入。

2、用一条8PIN数据排线，连接78LS138的输出口JP25到 8路指示灯的JP32，运行可看到跑马灯。

程序流程图：汇编语言参考程序：org 0000hajmp mainorg 0080h ;;定义P1.0,P1.1,P1.2 分别为AA,BB,CC 以便在程序中描述AA EQU P1.0BB EQU P1.1CC EQU P1.2MAIN:CLR CC ;状态1 A,B,C为000CLR BBCLR AACALL DELAY ;调用延时CLR CC ;状态2 A,B,C 为100 CLR BBSETB AACALL DELAY ;调用延时CLR CC ;状态2 A,B,C 为010 SETB BBCLR AACALL DELAYCLR CCSETB BBSETB AACALL DELAYSETB CCCLR BBCLR AACALL DELAYSETB CCCLR BBSETB AACALL DELAYSETB CCSETB BBCLR AACALL DELAYSETB CCSETB BBSETB AACALL DELAYJMP MAIN ;重新开始DELAY: ;延时子程序MOV R5,#255D3:MOV R2,#255D4: DJNZ R2,D4 DJNZ R5,D3RETEND。

74138的实验报告数字系统设计综合实验报告数字系统设计综合实验报告实验名称:1、加法器设计2、编码器设计3、译码器设计4、数据选择器设计5、计数器设计6、累加器设计7、交通灯控制器设计班级:姓名:学号:指导老师:实验1 加法器设计1) 实验目的(1) 复习加法器的分类及工作原理。

(2) 掌握用图形法设计半加器的方法。

(3) 掌握用元件例化法设计全加器的方法。

(4) 掌握用元件例化法设计多位加法器的方法。

(5) 掌握用Verilog HDL语言设计多位加法器的方法。

(6) 学习运用波形仿真验证程序的正确性。

(7) 学习定时分析工具的使用方法。

2) 实验原理加法器是能够实现二进制加法运算的电路，是构成计算机中算术运算电路的基本单元。

目前，在数字计算机中，无论加、减、乘、除法运算，都是化为若干步加法运算来完成的。

加法器可分为1位加法器和多位加法器两大类。

1位加法器有可分为半加器和全加器两种，多位加法器可分为串行进位加法器和超前进位加法器两种。

(1)半加器如果不考虑来自低位的进位而将两个1位二进制数相加，称半加。

实现半加运算的电路则称为半加器。

若设A和B是两个1位的加数，S是两者相加的和，C是向高位的进位。

则由二进制加法运算规则可以得到。

(2)全加器在将两个1位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加，这种运算称全加。

实现全加运算的电路则称为全加器。

若设A、B、CI分别是两个1位的加数、来自低位的进位，S是相加的和，C是向高位的进位。

则由二进制加法运算规则可以得到:3)(1)(2)(3) 实验内容及步骤用图形法设计半加器，仿真设计结果。

用原件例化的方法设计全加器，仿真设计结果用原件例化的方法设计一个4为二进制加法器，仿真设计结果，进行定时分析。

(4) 用Verilog HDL语言设计一个4为二进制加法器，仿真设计结果，进行定时分析。

实验二译码器74LS138功能验证实验
实验目的：
验证译码器74LS138功能；掌握74LS138作为数据分配器时的应用。

实验器材：
数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；
（1）验证74LS138的功能：
74LS138为3-8译码器，实验原理图如下图所示：
LED
实验过程：分别在74LS138的A2、A1、A0、E3、/E2和/E1加上高、低不同的电平，用万用表测量出输出Y7-Y0电平，记录下来，验证逻辑关系是否正确
测量结果：
实验结论：当E3输入非高电平时，无论其他输入如何，电路输出都为高电
平，即译码器不处于工作状态；只有当E3输入为高电平，/E2和/E1同时为低电平时，译码器才处于工作状态，输出的低电平有效。

（2）验证74LS138作为数据分配器时的功能（设信号从/E1输入，从/Y5输出）。

电路原理如下：
实验过程如下：先将K1闭合，测量/E1引脚的电平关态和/Y5引脚的电平状态；再将先将K1断开，测量/E1引脚的电平关态和/Y5引脚的电平状态，没量结果如下：
结论： /E1引脚电平关态与/Y5引脚电平状态永远相同，说明接在/E1的信号被分配到/Y5输出。

LED。

第2章 数字电子电路实验40实验2.5 译码器及其应用一、实验目的1、掌握3线—8线译码器的逻辑功能。

2、掌握3线—8线译码器的应用。

3、掌握用中规模集成芯片74LS138实现逻辑函数和数据分配器的方法。

二、实验设备及材料数字逻辑电路实验箱及扩展板；双踪示波器、芯片74LS138（两片）、74LS20。

三、实验原理译码是编码的逆过程，将二进制代码所表示的信息翻译出来，称为译码。

实现译码功能的电路称为译码器。

译码器在数字电路中应用广泛，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。

常用的译码器有二进制译码器，二—十进制译码器和七段译码器。

不同的功能可选用不同种类的译码器。

二进制译码器是将n 位二进制代码译成电路的2n 种输出状态。

一般原理如图2.5.1所示。

中规模3线—8线译码器集成芯片74LS138含有输入使能端，n 个输入端，2n 个输出端。

当使能端满足要求时，输入一组代码，输出对应十进制的只有一个低电平为有效电平，其余的输出为无效状态高电平。

每一组输出所代表的函数对应于n 个输入变量的最小项。

二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。

1、常用3线—8线译码器是中规模集成芯片74LS138。

它有3个使能端21E E 、、E3 ，3个地址输入端A 、B 、C ，译码输出Y 0~Y 7是以低电平信号为有效电平输出，引脚排列如图2.5.2所示。

2、用74LS138译码器实现逻辑函数二进制译码器的输入代码包含了输入变量的全部取值组合，故在输出函数中可以得图2.5.1 译码器的原理图图2.5.2 74LS138的引脚排列实验2.5 译码器及其应用41到输入变量的每一个最小项。

由于任何逻辑函数都可以写成最小项之和的形式，因此，根据函数的最小项表达式，将这种译码器输出端通过简单的逻辑门电路，就可以得到所求的逻辑函数。

实验四 译码器、编码器及其应用实验人员： 班号： 学号：一、实验目的(1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。

二、实验设备数字电路实验箱，74LS20，74LS138。

三、实验内容(1) 74LS138译码器逻辑功能的测试。

将74LS138输出Y 0̅~Y 7̅接数字实验箱LED管，地址A 2A 1A 0输入接实验箱开关，使能端接固定电平（V CC 或GND ）。

电路图如Figure 1所示：Figure 2EN 1EN 2A ̅̅̅̅̅̅̅ EN 2A ̅̅̅̅̅̅̅≠100时，任意拨动开关，观察LED 显示状态，记录观察结果。

EN 1EN 2A ̅̅̅̅̅̅̅ EN 2A ̅̅̅̅̅̅̅=100时，按二进制顺序拨动开关，观察LED 显示状态，并与功能表对照，记录观察结果。

用Multisim 进行仿真，电路如Figure 3所示。

将结果与上面实验结果对照。

Figure 4(2) 利用3-8译码器74LS138和与非门74LS20实现函数：Y=A B̅+B̅C+ABC四输入与非门74LS20的管脚图如下：对函数表达式进行化简：Y=A B̅+B̅C+ABC=A B̅C+A B̅C+AB̅C+ABC̅̅̅̅̅̅̅̅̅̅̅=Y0+Y1+Y4+Y7=Y0̅Y1̅Y4̅Y7̅按Figure 5所示的电路连接。

并用Multisim进行仿真，将结果对比。

Figure 6(3) 用两片74LS138组成4-16线译码器。

因为要用两片3-8实现4-16译码器，输出端子数目8×2=16刚好够用。

而输入端只有 A、B、C三个，故要另用使能端进行片选使两片138译码器进行分时工作。

而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试Y x̅，在各端子上移动即可。

在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）：Figure 8四、实验结果(1) 74LS138译码器逻辑功能的测试。

实验报告
一、实验名称：译码器及其应用
二、实验内容：
1、逻辑功能测试
参照与译码器74LS138 的实验电路连接电路，如图
一。

图一
验证过程如下表:
C输入B输入A输入输出000Y0=0
001Y1=0
010Y2=0
011Y3=0
100Y4=0
101Y5=0
110Y6=0
111Y7=0
实验结果与74LS138的逻辑功能相符。

2、用 74HC（LS）138实现逻辑函数
Y=AB+BC+CA
将译码器74LS138 和与非门74LS00进行连接，如图二。

图二
3、扩展
用两片译码器74LS138级联，组成4线-16线译码器。

实验电路如图三（图中输入为DCBA =1101）。

图三
三、实验注意事项
1、集成电路要轻插轻拔。

四、收获
1、在用3线-8线译码器构成4线-16线译码器过程中，最
初有用到与非门，但因为导线连接错误导致未看到对
应输入的LED灯亮。

如图三，未用到与非门得到了正
确的实验结果，因此应尽量使电路结构简单、用较少
元器件实现特定功能；
2、在我们用的实验电路板上，未用导线接高电位或地电位
的引脚电位为零；
3、在与其他同学讨论过程中，学会如何将自己的想法通过
语言或者简单的图形文字表达出来；
4、用Multisim画电路图很方便，可以继续深入探究。

实验5 译码器74LS138组成彩灯控制器一、实验内容1. 练习逻辑转换器的使用。

2 熟悉74LS138集成电路的应用。

2. 用74LS138组成彩灯控制器。

二、演示电路用74LS138组成的彩灯控制器如图1所示。

图1 用74LS138组成的彩灯控制器74LS138的真值表如表4-2-8所示，也就是74LS138的功能表。

输 入输 出 G1 G2A ’ G2B ’ C B A0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y0 × × × × ×1 1 1 1 1 1 1 1 × × 1 × × ×1 1 1 1 1 1 1 1 × 1 × × × ×1 1 1 1 1 1 1 1 1 0 0 0 0 00 1 1 1 1 1 1 1 1 0 0 0 0 11 0 1 1 1 1 1 1 1 0 0 0 1 01 1 0 1 1 1 1 1 1 0 0 0 1 11 1 1 0 1 1 1 1 1 0 0 1 0 01 1 1 1 0 1 1 1 1 0 0 1 0 11 1 1 1 1 0 1 1 1 0 0 1 1 01 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0其中C=2A ，B=1A ，A=0A 是输入端，0Y ～7Y 是输出端。

1S =G1， 2S =G2A ’， 3S =G2B ’是控制端。

2S 和 3S 低电平有效, 1S 高电平有效.当2S 3S 均为低电平及1S 为高电平时，译码器使能，输出0Y ～7Y 依赖当前输入逻辑变量2A 1A 0A 的状态。

如果2S 3S 和1S 有一个不满足要求，则输出0Y ～7Y 全为高电平，译码器被禁止。

由表可见，74LS138输出低电平有效。

三、数字信号发生器设置面板编辑和存放以4位16进制数表示的16位字信号，可以存放1024条字信号，地址范围为0—3FF （十六进制数），其显示内容可以通过滚动条上下移动。

福建农林大学计算机与信息学院信息工程类实验报告系：计算机系专业：计算机科学与技术年级： 07级姓名：学号：实验课程：数字电子技术基础实验室号：__ 实验设备号： 9 实验时间： 2008-12-9指导教师签字：成绩：实验二译码器和数据选择器一、实验目的和要求1、掌握3 -8线译码器逻辑功能和使用方法。

2、掌握数据选择器的逻辑功能和使用方法。

二、实验原理译码的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。

译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。

不同的功能可选用不同种类的译码器。

下图表示二进制译码器的一般原理图：它具有n个输入端，2n个输出端和一个使能输入端。

在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。

每一个输出所代表的函数对应于n个输入变量的最小项。

二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。

1、3-8线译码器74LS138它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0~Y7。

另外它还有三个使能输入端E1、E2、E3。

它的功能表见表2-1，引脚排列见图2-2。

表2-1 74LS138的功能表注：‘H’表示逻辑高电平；‘L’表示逻辑低电平；‘×’表示逻辑高电平或低电平。

2、数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。

实现数据选择功能的逻辑电路称为数据选择器。

它的功能相当于一个多个输入的单刀多掷开关，其示意图如下：3、数据选择器74LS15174LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0~D7这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端WN。

实验⼆74HC138译码器实验（学⽣）实验⼆ 74HC138译码器实验⼀、实验⽬的与要求1、掌握74HC138译码器的⼯作原理，熟悉74HC138译码器的具体运⽤连接⽅法，了解74HC138是如何译码的。

2、认真预习本节实验内容，尝试⾃⾏编写程序，填写实验报告⼆、实验设备STAR系列实验仪⼀套、PC机⼀台（1）实验要求要求从8255的C⼝低4位输出数据，控制74LS138的ABC端⼝，74LS138控制LED信号灯，使信号灯从第1个开始点亮，间隔⼀定时间，依次点亮第⼆个，直到第8个，每次只点亮⼀个。

如果要反⽅向点亮，程序应该如何调整。

如果要求正⽅向逐个点亮，最后8个灯全亮。

程序⼜该如果调整。

（2）连线说明C3区：A、B、C ——B4区：PC0、PC1、PC2C3区：G1、G2A、G2B ——C1区：VCC、GND、GNDC3区：JP35 ——G6区：JP65（LED指⽰灯）B4区：CS、A0、A1 ——A3区：CS1、A0、A1（3）程序部分8255地址分配：PA：0F000PB：0F001PC：0F002控制⼝：0F003程序开始部分，汇编部分⾃⼰补全：1．正⽅向点亮的程序：.MODEL TINYCon_8255 EQU 0F003H ;8255控制⼝PC_8255 EQU 0F002H ;8255 PC⼝.STACK 100.CODESTART: MOV DX,Con_8255MOV AL,80HOUT DX,AL ;8255初始化,PC⼝作输出⽤MOV DX,PC_8255MOV AL,0START1: OUT DX,AL ；把0输出到8255的PC⼝CALL Delay ；延时INC AL ;AL加1，改变亮灯的状态JMP START1Delay：PROC NEAR ;延时Delay1: XOR CX,CXLOOP $RETDelay ENDPEND START说明：本实验只⽤到PC0、PC1、PC2三个引脚，分别接到74LS138的A、B、C引脚。