基于FPGA和DSP的高速图像处理系统设计
- 格式：pdf
- 大小：234.23 KB
- 文档页数：4
的缓 冲 。整 个 系统的 工作 流 程 在 Ｆ ＧＡ 和 Ｄ Ｐ的分 工 及协 作 下 完成 ， 比使 用单 片 ＤＳ Ｐ Ｓ 这 Ｐ建 立 的处 理 系
统性 能提 高 ２ 左右 。该 系统 具 有可重 构性 ， ５ 方便 其 它算 法在该 系统上 实现 。
关键 词 ： Ｐ Ｆ ＧＡ； Ｓ Ｊ Ｅ 双 口 ＲＡＭ ； Ｄ Ｐ；Ｐ Ｇ； 图像 压 缩
第 １ 卷 第 ４期 １
２１ ０ １年 ８月
潍 坊 学 院 学报
Ｊ ｕ ｎ ｌ ｆＷ ｅｆｎ ｉｅ ｓｔ ｏ ｒ ａ ｉａ ｇ Ｕｎｖ ｒ ｉ ｏ ｙ
Ｖ０ ． １Ｎ０ ４ １１ ．
Ｊ １２ １ ｕ． ０ １
基 于 Ｆ ＧＡ 和 ＤＳ Ｐ Ｐ的 高 速 图 像 处 理 系 统设 计
确 的配置之后 ， 就可 以输 出 １ 的图像数据 和一些 同步信 号 。在本系统 中采用 Ｉ Ｏ位 ｚ Ｃ实现 传感 器配 置 ，Ｐ Ｆ— Ｇ 管脚通 过模拟 ＩＣ时序 ， Ａ 。 完成 对 Ｃ ＭＯＳ 感器 的初始 化配置 ， 中要 配置 的寄存 器如表 １ 传 其 所示 。
表 １ ＭＴ Ｍ０ ９ １寄存 器 设 置
编程逻 辑 阵列 （ Ｐ Ｆ ＧＡ） 出现解 决 了上 述 困难 ， 电路 的灵活 性设 计提 供 了方便 ［ 。 的 为 ４ ］
从 系 统开发 成本 、 能 、 性 开发难 易程 度等 多方 面综 合考 虑 ， 基于 Ｆ Ｇ 和 Ｄ Ｐ的系 统具 有 灵 活性 高 、 Ｐ Ａ Ｓ 实用性 强 、 可靠性 高 的优 点 。在此类 系 统 中 ，Ｐ Ｆ ＧＡ和 ＤＳ Ｐ之 间 数据 的通 信 方式 和速 度 ， 直 接影 响着 整 将 个 图像 处理 系统 的效 率 。为 提 高 处 理 效 率 ， 文 试 图 借 助 于 一 片 低 功耗 Ｆ ＧＡ、 片 Ｄ Ｐ和 一 片 双 口 本 Ｐ 一 Ｓ
李 秀圣 （ 潍坊 学 院 ，山东 摘 潍坊 ２１ ６ ） ６ ０ １
要 ： 绍 了一种 基 于现场 可编 程逻 辑 阵 列和 数 字信 号 处 理 器协 同作 业 的 高速 图像 处 理嵌 入 式 系 介
统 。借 助 于单 片双 口 ＲＡＭ ， 计 了一种新 颖 的数 据传 输 结构 ， 利 用乒 乓技 术 实现 对 实 时 高速 图像数 据 设 并
２ ２ 高速 缓 冲模 块 ．
本模块 利用单 片双 口 Ｒ ＡＭ 实 现 Ｆ ＧＡ和 Ｄ Ｐ之 间数 据 的高速传 输 ， 通过在 其 内部建 立 乒乓传 输 Ｐ Ｓ 并 机制， 达到 实时数据 传输 的要求 ， 工作方 式如 图 ２所示 。 其
Ｄ Ｐ 数 字信 号处 理器 ） 出现 ， Ｓ（ 的 能够解 决采 用计 算 机进 行 图像 处 理带 来 的成 本 高 和体 积大 的问题 ， 但是 一
些高 速数 字信号 处理 操作 具有 算法 复 杂 、 据 量 巨 大 的特 点 ， 数 从性 能上 讲 ， ＤＳ 单 Ｐ难 以满 足 应 用 的要 求 。 ＡＳＣ（ 用集成 电路 ） 计成 本高 、 活性低 ， 会受 到 ＡＳＣ厂 商 的 限制 。在 这种 背 景 下 ， 规模 现场 可 Ｉ 专 设 灵 且 Ｉ 大
２ 系统硬件 电路设计
２ １ 图像 采集模块 ．
本系统采用的 Ｃ Ｓ图像传感器为 ＭＴ Ｍ０ １此传感器主要有 Ａ ｔ ｅＰｘｌ ｅｓｒＡ ｏｏ ｒ— ＭＯ ９ １， ｃ ｖ ｉ ｎｏ、 ｎ ｌ Ｐ ｏ ｉ ｅＳ ｇ ｃｓｏ、 ｅｓｒ控制寄存器 时序控制 、 模数转换等模块组成。通过 以上几个模块的共 同作用 ， 在对传感器进行正
的实 时显示 。若通过外 部控 制选择压 缩模式 ， 则原 始 图Ｅ Ｆ接 口外扩存储 器 的方式实 现对 双 口 Ｒ ＭＩ ＡＭ 中图像数 据 的高效读 取 ； 最后 ， ＤＳ 由 Ｐ对 图像数据 进行 ＪＥ Ｐ Ｇ压缩 ， 并通 过高速缓 冲模块 将数据 传至 Ｆ ＧＡ 的存储 控制模 块 中实现数据 存储 。 Ｐ
图 １ 系 统硬 件 结 构 图
＊ 收 稿 日期 ：０ １ Ｏ — ２ ２１一 ４ ６
作者简介 ： 秀￣（ ９ ２ ） 男， 李 １８ － ， 山东临朐 人 ， 潍坊 学院物理 与电子科 学学院硕 士。
— — — —
潍坊 学 院 学报
２ １ 年 ８月 ０１
首先 ， 图像采集 模块 通过控 制 Ｃ 在 ＯＭＳ图像传感 器 ， 图像 数据 以 ２ 帧 ／ 的速 率 向 Ｆ Ｇ 输送 ； 使 ５ 秒 Ｐ Ａ 然 后 ， 过 Ｆ ＧＡ 的控 制将 图像数据 缓存在 片外 Ｓ Ｒ 通 Ｐ Ｄ ＡＭ 中 ， 之后 由实时显 示模块 控制 ＡＤ １３实现 图像 Ｖ７ ２
中 图分类 号 ： ２ ４ ２ ＴＰ ７ ＋．
文献标 识码 ： Ａ
文章 编号 ：６ １ ４ ８ （０ １ ０ －０ ０ － ０ １ ７ － ２ ８ ２ １ ）４ ０ ５ ４
随着科 技进 步 ， 人们对 实 际应 用 中的 图像 处 理 系 统在 成 本 、 积 、 能上 的要 求 不 断 提高 ［ ３。专 业 体 性 １］ －
Ｒ ＡＭ ， 设计 出一 种功耗 低 、 设计 灵活 、 够实 现复 杂处 理算 法且 高效 、 能 稳定 的 图像 处 理系统 。
１ 系统总体 结构 及 工作原 理
整 个 系统 主 要 由 Ｃ ＭＯＳ图像 传 感 器 、 Ｐ Ｆ ＧＡ、 口 ＲＡＭ、 Ｓ 视 频 Ｄ Ａ 和若 干 存储 器 组 成 。根 据 双 Ｄ Ｐ、 ／ Ｆ ＧＡ 和 Ｄ Ｐ 自身特点 及各 自功 能 ， 整 个 系 统划 分 为 图像 采 集 模块 、 据 帧存 模 块 、 时 显示 模 块 、 Ｐ Ｓ 将 数 实 高 速缓 冲模块 、 图像 压缩 模块 和 图像存 储模 块 。系统 总体 结构 如 图 １ 示 。 所
