DSP复习

DSP 复习资料：1、DSP（digital singnal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。

其工作原理是对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。

它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。

它的强大数据处理能力和高运行速度，是最值得称道的两大特色。

2、DSP芯片一般具有如下主要特点：在一个指令周期内可以完成一次乘法和一次加法；可以并行执行多个操作；快速的中断处理和硬件I/O支持；存储器采用哈佛结构；主要用于信号处理。

3、一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等组成。

4、按数据格式分为定点DSP和浮点DSP两类。

按数据的定点格式工作的DSP芯片称为定点DSP；按数据的浮点格式工作的DSP芯片称为浮点DSP。

其中C2x、C24x称为C2000系列，主要用于数字控制系统； C54x、C55x称为C5000系列，主要用于功耗低、便于携带的通信终端； C62x、C64x和C67x称为C6000系列，主要用于高性能复杂的通信系统，如移动通信基站。

5、链接命令文件（·cmd文件）指定存储器的结构和段的定位，有MEMORY和SECTIONS两条指令。

MEMORY伪指令用来定义目标系统的存储器配置空间，包括对存储器各部分命名，以及规定它们的起始地址和长度。

SECTIONS伪指令用来指定链接器将输入段组合成输出段方式，以及输出段在存储器中的位置，也可用于指定子段。

6、DSP系统中流水线操作是各指令以机器周期为单位相差一个时钟周期，连续并行工作的情况。

其本质是DSP多条总线彼此独立地同时工作，使得同一条指令在不同机器周期内占用不同总线资源。

同时，不同指令在同一机器周期内占用不同总线资源。

DSP复习要点第一章：1.DSP 技术应用非常广泛，例如：移动通信系统、VOIP 、HFC 、软件无线电、数码相机、DB DIGITAL AC-3、汽车多媒体系统、噪声消除算法、机顶盒（SET-TOP-BOX ）、飞机驾驶模拟器、全球定位系统（GPS ）、雷达/声纳、巡航导弹、F-117发射激光制导灵巧炸弹、图像识别、图像鉴别、医院用的B 超、CT 、核磁共振、卫星遥感遥测；天气预报，地震预报，地震探矿；风动试验；数字化士兵，数字化战争；高清晰度电视、虚拟仪器2. 主要DSP 芯片厂商有：AD 公司、AT&T 公司（现在的Lucent 公司）、 Motorola 公司、TI 公司（美国德州仪器公司）、NEC 公司。

3. 3. DSP 芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。

DSP 芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP 指令，可以用来快速的实现各种数字信号处理算法。

4.冯·诺伊曼（Von Neuman ）结构该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。

5. 哈佛（Harvard ）结构该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

6. DSP 芯片的特点：7. 根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP 划分为定点DSP 和浮点DSP 两类。

7. 一般来说，选择DSP 芯片时应考虑的重要因素：运算速度、价格、功耗第二章4. 改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线,允许在程序空间和数据空间之间相互传送数据。

DSP复习资料1、DSP 芯⽚的结构？答：DSP 是改进的哈佛结构 (80C51是哈佛结构)。

冯．诺依曼结构与哈佛结构的区别是地址空间和数据空间分开与否。

冯诺依曼结构数据空间和地址空间不分开，哈佛结构数据空间和地址空间是分开的。

哈佛结构的特点：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；使⽤独⽴的两条总线，分别作为CPU 与每个存储器之间的专⽤通信路径，⽽这两条总线之间毫⽆关联。

改进的哈佛结构，其结构特点为：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并⾏处理；具有⼀条独⽴的地址总线和⼀条独⽴的数据总线，利⽤公⽤地址总线访问两个存储模块（程序存储模块和数据存储模块），公⽤数据总线则被⽤来完成程序存储模块或数据存储模块与CPU 之间的数据传输，改进的哈佛结构在哈佛结构的基础上⼜加以改进，即使得程序代码和数据存储空间之间也可以进⾏数据的传送。

TMS320LF2407A 采⽤改进的哈佛结构，芯⽚内部具有六条16位总线，即程序地址总线（PAB ）、数据读地址总线（DRAB ）、数据写地址总线（DWAB ）、程序读总线（PRDB ）、数据读总线（DRDB ）、数据写总线（DWEB ），其程序存储器总线和数据存储器总线相互独⽴，⽀持并⾏的程序和操作数寻址，因此CPU 的读/写可在同⼀周期内进⾏，这种⾼速运算能⼒使⾃适应控制、卡尔曼滤波、神经⽹络、遗传算法等复杂控制算法得以实现。

结构⽰意图如下：2、什么是流⽔线技术？DSP 是不是具有流⽔线技术(pipeline) ？答：流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。

计算机在执⾏⼀条指令时，总要经过取指、译码、取数、执⾏运算等步骤，需要若⼲个指令周期才能完成。

流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。

3、DSP有哪几种分类方式，可将DSP芯片分成哪几类？答：DSP有三种分类方式：按基础特性分类、按数据格式分类和按用途分类。

按基础特性可分为静态DSP芯片和一致性DSP芯片；按数据格式可分为定点DSP芯片和浮点DSP芯片；按照用途可分为通用型DSP芯片和专用型DSP芯片。

7、冯·诺伊曼结构和哈佛结构的主要区别是什么？与前者相比，哈佛结构有何优势？答：1）主要区别：冯·诺伊曼结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线。

哈佛结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线。

2）哈佛结构优势哈佛结构可独立编址和访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，极大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

8、以四级流水线为例，介绍DSP所采用的流水线技术。

答：计算单元在执行一条多周期指令时，总要经过取指、译码、取数、执行、写结果等步骤，需要若干指令周期才能完成。

流水线技术是将各指令的各个步骤重叠起来执行，而不是一条指令完成后，才开始执行下一条指令。

即在每个指令周期内，几个不同的指令均处于激活状态，每个指令处于不同的阶段。

如下图所示，在第N个指令取指令时，前面一个即第N-1个指令正在译码，而第N-2个指令正在取操作数，第N-3个指令则正在执行指令。

使用流水线技术后，尽管每一条指令的执行仍然要经过这些步骤，需要同样的指令周期数，但将一个指令段综合起来看，其中每一条指令的执行都是在一个指令周期内完成的。

10、数字信号处理的实现方法有哪几种？答：1）在通用的微型计算机（PC机）上用软件（如VB、VC语言）实现。

2）在通用的计算机系统中加上专用的加速处理机实现。

3）用单片机（如MCS-51、96系列等）实现。

4）用FPGA等产品实现数字信号处理算法。

5）用通用的可编程DSP芯片实现。

一,Dsp 的硬件结构：⑴1组程序总线(PB),3组数据总线(CB,DB,EB),4组地址总线(PAB,CAB,DAB,EAB).⑵40位算术逻辑单元alu{C16=0工作在双精度算术运算方式,C16=1工作在双16位方式}ALU 溢出后状态寄存器ST0的OVM=1时,用32位最大正数007FFFFFFFH 或最大负数FF80000000H 加载累加器,溢出后溢出标志位OVA 或OVB=1直到复位!⑶1个40位桶行移位寄存器,⑷2个独立40位ACCA 和ACCB{ACCA 和ACCB 差别在于A 的31~16位可以用途乘法器的一个输入}.⑸17X17并行乘法器与40位的专用加法器相连,用于MAC 运算.⑹比较/选择/存储单元(CSSU)用于加法比较运算,⑺指数单元EXP(40位),⑻有16bit 状态寄存器ST0,ST1和工作方式状态寄存器PMST.二,存储结构:①哈佛结构(ROM 和RAM 分开),②三个独立64kb,ROM,RAM,I/O 空间,程序空间通过PMST 的MP/MC\和OVLY 控制,MP 控制使用内部存储器,MP=0,4000H-EFFFH 程序存储空间定义为外部存储器,FF00H-FEFFH 为内部,FF00H-FFFFH 为内部ROM 存储器,工作方式为微型计算机,MP=1,4000H-FFFFH 全部定义为外部存储器,工作方式为处理器模式.当OVLY=0时,0000H~3FFFH 全部定义为外部程序存储空间,程序空间不使用内部RAM,此时内部RAM 只作为数据存储器使用,OVLY=10000H~007FH 保留,程序无法使用,0080H~3FFFH 定义为内部DARAM,即内部RAM 被映射到程序存储空间和数据存储空间.③片上外设:2个通用I/O,XF(外部标志输出信号.控制外设工作)和BIO(控制分支转移信号,监测外部状态).BIO=0时执行转移指令.④定时器:4位预分频器和16位减法计数器组成,定时设定寄存器TIM(16bit)→0024H,复位/定时TIM 装入PRD(定时寄存器→0025H,存放定时常数)寄存器的值,然后减1计数,TIM 减到0后产生TINT 中断,TCR(定时控制寄存器→0026H)用来控制定时器的控制位和状态位,包括定时分频TDDR,预标定时计数器PSC,控制位TRB 和TSS 等.周期=时钟T*(TDDR+1)*(PRD+1).⑤时钟发生器:内部振荡器和锁相环PLL{⑴硬件配置PLL,通过[CLKMD1,CLKMD2,CLKMD3R 的状态,]⑵软件设置[通过16位的CLKMD →58H 控制]},⑥主机接口HPI:{控制寄存器HPIC,地址寄存器HPIA,数据锁存器HPID,HPI 内存},三,外设接口:软件等待状态寄存器SWWSR →0028H,复位时SWWSR →7FFFH,四,中断:1,可屏蔽中断{INT0-3,串行口中断,定时器中断TINT0-1,DMA 中断(DMAC4,DMAC5).HPINT(HPI 中断)}.2,非可屏蔽中断{外部中断投复位和‾NMI ‾(可用软件中断)}中断标志寄存器IFR 和中断屏蔽寄存器IMR{中断向量地址的计算[中断向量地址是由PMST 寄存器中的IPTR(中断向量指针,9bits)和左移2位后的中断向量序号(中断向量序号为0~31,左移两位后变成7位)所组成]例如INT0的中断序号为16(10H)左移两位后成40H 若IPTR=0001H,则中断地址为00C0H,复位时IPTR 全为1,所以硬件复位后程序总是从0FF80H 执行}.五,指令系统:1,寻址方式{i.立即寻址.[用于初始化(LD#80H,A)].ii.绝对寻址[①数据存储器(dmad)寻址(mvkd exam1,*ar5)②程序存储器(pmad)寻址(mvpd table,*ar2)③端口(pa)寻址(PORTR FIFO,*AR5)④*(1K)寻址(LD *(PN),A))].iii.累加器寻址{是用累加器中的数值作为地址来读写程序存储器,READA Smem,WRITASmen}.iv.直接寻址{ADD @x,A}.v.间接寻址[(寻址范围0~64kb)利用辅助寄存器内容作为地址访问存储器(C54x 有8个16bits 辅助寄存器AR0-AR7)]vi.存储器映像寄存器(MMR))寻址{LDM,MVDM,MVMD,MVMM,POPM,PSHM,STLM,STM}vii.堆栈寻址{PSHD,PSHM,POPD,POPD}.常用缩写{Smem:16位的单寻址操作数,Xmem:16位双寻址操作数,Ymem:16位双寻址操作数,PA:16位立即数,src:源累加器,dst:目的累加器,lk:16位长立即数},六,软件开发过程:.text 文本段,.data 数据段,.bss 保留空间,通常对未初始化变量保存,.sect 建立包含代码和数据的自定义段,.usect 为未初始化变量保留存储空间的自定义段,.word 用来设置一个或多个16位带符号整型常数,.int 设置无符号整型常数.title 后面是双引号的程序名,.end 结束汇编命令,汇编程序举例:㈠堆栈的使用:100单元的堆栈,size .set 100 \stack .usect “stk ”,size\STM #stack+size SP.㈡加减乘,①Z=X+Y-W,SUM:LD @x,A\ADD @y,A\SUB @w,A\STL A,@z.②y=mx+b,ld @m,t\mpy @x,A\add @b,A\stlA,@y.③y=x1*a1+x2*a2,ld @x1,t\mpy @a1,B\ld @a2,t\mpy @x2,b\stlB,@y\sth B,@y+1④y= a i 4i =1x i stm #a,ar1\stm #x,ar2\stm #2,ar3/ld *ar1+,t\mpy *ar2+,A\loopl:ld *ar1+,tMpy *ar2+,b/max A/banz loop,*ar3-㈢数组初始化x[5]=[1,2,3,4,5].data\tbl:.word 1,2,3,4,5\.sect “.vector ”\B START\.bss x,5\.text\START:stm #x,ar5\rpt #4\MVPD TBL,*AR5.㈣设计对称FIR 滤波器(N=8).title “firs5”\.mmregs\.def start\.bss y,1\x_old .usect “data1”,4\x_new .uscet “data2”,A\size .set 4\PA0 .set 0\PA1 .set 1\.data/COEF .word 1*32768/10,2*32768/10\.text/start:ld #y,dp\ssbxfrct\stm #x_new,ar2\stm #x_old+(size-1),ar3\stm #size,bk\stm #-1,ar0\POPTR PA1,#x_new\FIR5: ADD *AR2+0%,*AR3+0%,A\RPTZ B,#(size-1)\FIRS *AR2+0%,*AR3+0%,COEF\STH B,@y\MAR *+AR2(2)%\MAR *AR3+%\MVDD *AR2,*AR3+0%\BD FIR5\POPRTR PA1,*AR2\.end 用线性缓冲法和直接寻址法实现FIR 滤波器:N=5,Y(n)=a0x(n)+a1x(n-1)+a2x(n-2)+a3x(n-3)+a4x(n-4)程序:.title “fir1.asm ”\.mmrges\.def start\.bss y,1\XN .usect “XN ”,1\XNM1 .usect “XNM1”,1\XNM2 .usect “xnm2”,1\xnm3 .Usect “xnm3”,1\xnm4 .usect “xnm4”,1\a0 .usect “a0”,1\a1 .usect “a1”,1\a2 .usect “a2”,1\a3 .usect “a3”,1\a4 .usect “a4”,1\pa0 .set 0\pa1 .set 1\.data\table: .word1*32768/10\.word -3*32768/10\.word 5*32768/10\.word -3*32768/10\.word 1*32768/10\.text\start: ssbxfrct\stm #a0,ar1\rpt #4\mvpd table,ar1+\ld #xn,dp\portr pa1,@xn\fir1:ld @xnm4,t\Mpy @a4,a\ltd @xnm3\mac @a3,a\ltd @xnm2\mac @a2,a\ltd @xnm1,a\mac @a1,a\ltd @xn,a\mac @a0,a\ltha,@y\portw @y,pa0\bd fir1\portrpa1,@xn\.end 循环缓冲区和双操作数寻址方法实现:.title “firs ”\.mmregs\.def start\.bss new_data.1\.bss y,1\xn .usect “xn ”,5\a0 .usect “a0”,5\.data\tsble:.word 1*32768/10\.word 2*32768/10\.word 3*32768/10\.word 4*32768/10\.word 5*32768/10\.text\start:ssbxfrct\stm @a0,ar1\rpt #4\mvpd table,*ar1+\stm #xn+4,ar3\stm #a0+4,ar4\stm 5,bk\stm #-1,ar0\ld ##new_data\fir4:rptz a,#4\mac *ar3+0%,*ar4+0%,a\stha,@y\bd fir4\ldnew_data,bstl b,*ar3+0%\.end。

DSP期末复习资料第一章一、习题1.1什么是数字信号处理器（DSP）？答：DSP是专为实时数字信号处理而设计的大规模集成可编程微处理器。

1.2哈佛总线结构和冯-诺依曼总线结构的区别是什么？答：哈佛总线结构：程序存储器和数据存储器分开，有多条独立的程序总线和数据总线，它们可同时对程序和数据进行寻址和读写，使指令的执行和对数据的访问能够并行进行，使CPU的运行速度和处理能力都得以大幅度提高。

冯-诺依曼结构：这种结构中只含一条内部地址总线和数据总线，当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。

1.3改进型的哈佛总线结构有哪些改进之处？答：<1>片内RAM可以映像至数据空间，也可以映像至程序空间。

<2>片内ROM可以映像至程序空间，也可以映像至数据空间。

<3>具有根装载功能，允许将片外的指令代码调至片内数据存储器，供CPU零等待运行。

1.9DSP的主要用途是什么？答：主要用于工业控制、汽车电子、仪器仪表、军事、医疗、通信等。

二、其他1.TMS320系列DSP可分为：C2000（16位/32位定点DSP，主要运用控制领域，如点击）、C5000（16位定点DSP，用于高性能、低功耗的中高档应用场合，如便携移动设备）、C6000（32位DSP，高性能，如适合宽带网络和数字音响）系列。

第二章一、习题2.1TMS320C54某DSP有那些部分组成？答：主要由C54某CPU内核、片内存储器和片内外设三大部分组成。

2.2TMS320C54某DSP的CPU包含那些主要功能部件？他们各完成什么任务？答：其CPU主要由：<1>40位的算术逻辑单元<2>2个40位的累加器<3>桶形移位器<4>乘法-累加器单元<5>比较、选择和存储单元<6>指数编码器<7>CPU状态和控制寄存器2.4填写下列括号。

DSP最新考纲1、CPU总线结构基本概念。

2、直接寻址模式的基本寻址方法。

3、存储器映像寄存器包括的主要内容及地址。

4、CCS生成可执行文件的过程及载入可执行文件的方法。

5、片上ROM固化的内容及地址。

6、DSP系统的结构框图。

7、软件等待状态发生器的设置。

8、C语言中I/O端口的访问方法及插入汇编命令的方法。

9、自举的概念。

10、中断向量表地址的计算方法。

11、多路缓冲串口的发送和接收过程。

12、上电复位电路及手动复位电路设计方法。

13、定时器定时时间计算方法：定时周期 = CLKOUT×(TDDR+1)×(PRD+1)14、中断编程过程及方法。

15、布置的作业。

复习：1-01.数字信号处理：答：数字信号处理是利用计算机或专用处理设备，以数字的形式对信号进行分析、采集、合成、变换、滤波、估算、压缩、识别等加工处理，以便提取有用的信息并进行有效的传输与应用。

1-02.DSP系统的构成：1-03.数字信号处理器的特点：答：数字信号处理器（DSP）是一种特别适合于进行数字信号处理运算的微处理器，主要用于实时快速实现各种数字信号处理的算法。

哈弗结构；多总线结构；流水线结构；多处理单元；特殊的dsp指令；指令周期短；运算精度高；硬件配置高。

1-04.定点DSP：数据采用定点格式工作的DSP芯片。

浮点DSP:数据采用浮点格式工作的DSP芯片。

1-05.54x的特点：答：(1) 改进哈佛结构；(2) 8条总线（1条程序总线，3条数据总线，4条地址总线）；(3) 高度专业指令系统；(4) 内核供电电压低。

优点：(1)功耗低；(2)高度并行性。

1-06.1. 总线结构：8条16位总线（1条程序，3条数据，4条地址）(1)PB：传送程序存储器的指令代码和操作数；(2)CB、DB：传送来自数据存储器的操作数；(3)EB传送写入数据存储器操作数；(4)PAB、CAB、DAB、EAB：传送地址信息。

DSP期末复习整理第⼀章绪论1.1 DSP的基本概念1.2.2 DSP芯⽚的特点1) 采⽤哈佛结构2) 采⽤多总线结构3) 采⽤流⽔线结构4) 具有专⽤的硬件乘法-累加器5) 具有特殊的寻址⽅式和指令6) ⽀持并⾏指令操作7) 硬件配置强，具有较强的借⼝功能8) ⽀持多处理器结构1.2.3 DSP芯⽚的分类1）按照数据格式的不同DSP芯⽚可以划分为：定点DSP芯⽚和浮点DSP芯⽚2）按照字长⼤⼩的不同，DSP芯⽚可以划分为：16位、24位、32位3）按照不同⽣产⼚家的产品系列划分，有TI公司的TMS320系列ADI公司的Blackfin、SHARC、TigerSHARCA系列飞思卡尔公司的MSC系列习题1.2简述DSP系统组成1.3DSP芯⽚与普通单⽚机相⽐有什么特点1.5DSP芯⽚有哪些主要特点第⼆章TMS320C55x的硬件结构2.1 TMS320C55x的总体结构2.1.1 C55x CPU内部总线结构C55x CPU含有12组内部独⽴总线，即：程序地址总线（PAB）:1组，24位；程序数据总线（PB）: 1组，32位；数据读地址总线（BAB、CAB、DAB）：3组，24位；数据读总线（BB、CB、DB）：3组，16位；数据写地址总线（EAB、FAB）：2组，24位；数据写总线（EB、FB）：2组，16位。

2.1.2 C55x 的CPU组成C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接⼝单元（M单元）。

I单元包括32X16位指令缓冲队列和指令译码器。

此单元主要接收程序代码并负责放⼊指令队列，由指令译码器来解释指令，然后再把指令流传给其他的⼯作单元（P单元、A单元、D单元）来执⾏这些指令P单元包括程序地址发⽣器和程序控制逻辑。

此单元产⽣所有程序空间地址，并送到PAB总线。

A单元包括数据地址产⽣电路（DAGEN）、附加的16位ALU和1组寄存器，此单元产⽣读/写数据空间地址，并送到BAB、CAB、DAB总线。