数字逻辑与数字系统教学设计

安徽工业大学

数字逻辑

课程设计报告

课题名称：保险箱用4位数字密码锁设计

姓 名： 赵

建

学 号： 109074384

专业班级: 网络工程103班 指导教师: 申 元

霞

 问题描述：

本次设计的任务是设计一个保险箱用的4位数字代码锁，我们利用数字逻辑电路，通过门电路完成设计目的，并在原有设计要求的基础上，实现了密码锁可修改密码的功能，这样用户可根据自己需要设定并随时修改密码。另外，我们设定了三个输出，增强了电路的输出功能，增加了可读性。

 总体方案设计：

1.基本设计思路：

根据设计要求，我们设计的密码锁有五个输入，四个密码预设值和三个输出，分别假定为A0（B0）,A1(B1),A2(B2),A3(B3),EN（输入）和READY，OPEN，ALARM（输出）。其中，A0,A1,A2,A3是用户欲打开密码箱时所输入的校验密码；而相应的B0,B1,B2,B3是用户预设的密码箱的密码；EN是个开箱钥匙孔信号（使能端），只有当它使能有效时，才会具有相应的输出（我们的输出均为发光二极管）。三个输出READY,OPEN,ALARM均连接发光二极管，高电平有效，当灯READY发光时表示使能有效；当灯OPEN发光时表示使能有效且输入密码正确，密码箱打开；当灯ALARM发光时表示使能有效，但是密码输入错误，密码箱不打开;当使能EN无效时，密码箱不会打开，且不会报警。

在实现过程中，关键就是预设密码的设置及输入的校验密码的正确性的判断。分别阐述如下：

由于我们设计的密码为二进制密码，其各位的值是0或1，所以可以用逻辑开关分别连接四个预设密码端（也可理解为输入端，这样的话，就有九个输入端），用户可根据需要自行设定密码，比如，开关B1和开关B3置高电平，开关B2和开关B4置低电平，这样用户设定的密码就是“1010”。

交通信号灯控制器

一．简要说明

假设某个十字路口是由一条主干道和一条次干道汇合而成，在每个方向设置了红，黄，绿三种信号灯。考虑到主，次干道车辆数量不同，主干道每次放行时间较长，次干道每次放行时间较短。当绿灯转换成红灯时，黄灯需要亮一小段时间作为信号过渡，以便车辆有时间停靠到禁止线以外。

二．任务和要求

1.在十字路口的两个方向上各设一组红，绿，黄灯；显示顺序为其中一个方向是绿灯，黄灯，红灯；另一个方向是红灯，黄灯，绿灯。

2.设主，次干道放行的时间分别为45S和25S，过渡时间为5S。

3.可选用EDA-V实验箱进行硬件实现。

三．设计思路

(1)总体设计思路

首先要了解十字路口交通灯的工作状态，将主次干道的通行状态划分划分为成四种状态，用J-K触发器做成控制器，控制器在激励信号的作用下在此四种工作状态循环，其中的激励信号由对应的计数器（counter）产生，当计数结束时，产生的激励信号反馈到控制器的CP处，此时控制器在激励信号的作用下转换到下一工作状态，将控制器的两个输出Q0，Q1接到74LS138译码器输入端A，B中，每个控制器产生的控制状态经过译码器的作用，在74LS138译码器的输出端对应的Y0N，Y1N，Y2N，Y3N，每种工作状态仅对应一个低电平，所以可以将此低电平取反后，接到各个计数器的使能端，进而控制由哪个计数器工作。在计数器的整个计数期间，用计数器对应的输出端控制主，次干道所对应的哪些灯亮，当计数结束时，产生激励信号使计数器归零，同时激励控制器转换到下一个工作状态。

（2）控制器设计

交通灯的工作状态描述分别如下：

状态S0：主干道绿灯亮，次干道红灯亮，45秒计数器开始计时，且通车时间未超过45秒。

状态S1：主干道通车时间已达45秒，此时，主干道黄灯亮，次干道红灯亮，5秒计数器开始计时。

状态S2：主干道黄灯超过5秒，此时，主干道红灯亮，次干道绿灯亮，25秒计数器开始计时。

1 数字逻辑与数字系统设计-基于ProteusVSM和VerilogHDL教学设计

前言

数字逻辑与数字系统设计是计算机科学中的重要基础课程，它涉及了数字电路、计算机体系结构、嵌入式系统等多个方面，对学生的计算机能力培养具有重要的作用。本文将介绍一种基于ProteusVSM和VerilogHDL的数字逻辑与数字系统设计教学设计，旨在帮助教师更好地进行教学工作。

ProteusVSM介绍

Proteus Virtual System Modelling（ProteusVSM）是一种广泛应用于电子系统测试和仿真的集成设计环境。其具备丰富的模拟分析、虚拟调试和自动布线等功能，可有效提高数字电路的设计效率。本教学设计将充分利用ProteusVSM的优势，帮助学生更好地理解和设计数字电路。

VerilogHDL介绍

Verilog Hardware Description Language（Verilog HDL）是一种硬件描述语言，也是现今广泛应用于数字电路设计和验证的语言之一。本教学设计将基于VerilogHDL开展课程教学，强调数字系统设计方法和技术，帮助学生掌握数字电路设计和实现的一般流程。

教学设计

本教学设计主要针对数字逻辑与数字系统设计课程的教学工作展开，具体分为以下步骤：

1. 理论讲授

（1）数字电路基础知识

数字电路概念、逻辑代数和布尔代数、基础逻辑门等。 2 （2）数字系统设计方法

状态转换图、状态表、状态方程、逻辑电路图等。

（3）数字系统测试与计时分析

组合逻辑测试、时序逻辑测试、逻辑时序分析等。

2. 实验实践

（1）单片机主板设计实验

构建单片机主板、实现LED闪烁等实验内容。

（2）时序逻辑设计实验

基于VerilogHDL进行时序逻辑设计、实现计数器、定时器等实验内容。

（3）组合逻辑设计实验

基于VerilogHDL进行组合逻辑设计、实现加法器、减法器等实验内容。

数字逻辑教案

第一篇：数字逻辑 教案

第1章

数制与编码

（3学时）

目标：熟练掌握计算机中几个常用的数制（十、二、八、十六进制）的特点、表示形式和相互转换的方法。熟练掌握3种机器数（原码、反码和补码）的表示形式、性质和相互转换的方法。熟练掌握数的定点、浮点表示方法。掌握十进制数字的常用编码（8421码、2421码、余3码）。掌握常用的可靠性编码（格雷码）的编码规则、特点。

主要内容：1.1 概述1.2 数制及其相互转换1.3 编码

重点：数制的表示方法及其转换方法；原码、反码和补码的表示形式和性质；数的定点、浮点表示方法；十进制数的二进制编码。 第2章

逻辑代数和硬件描述语言基础

（6学时）

目标：熟练掌握基本逻辑和复合逻辑的功能和符号表示；熟练掌握逻辑代数的基本概念、基本公式、定理和常用公式。掌握逻辑关系的描述方法（逻辑函数表达式、真值表、逻辑图）及其相互转换。熟练掌握逻辑函数的表示方法，最大项和最小项的表示方法。熟练掌握逻辑函数的公式化简法。了解Verilog HDL设计模块的基本结构，掌握Verilog HDL的词法和语句。

主要内容：2.1 逻辑代数的基本概念2.2 逻辑代数的运算法则2.3

逻辑函数的表达式2.4 逻辑函数的公式化简法2.5 Verilog HDL语言基础

重点：逻辑代数的基本公式、定理和常用公式，真值表，逻辑函数的表达式，逻辑函数的公式化简法，Verilog HDL的词法和常用语句。第3章 门电路

（7学时）

目标：了解集成电路的分类及正负逻辑和混合逻辑的概念。了解半导体的特性和PN结的单向导电性；了解半导体二极管、三极管和MOS管的开关特性。了解分立元件门的工作原理和功能。了解TTL、CMOS门电路的组成和工作原理；掌握典型TTL、CMOS门电路的逻辑功能、外部特性和使用方法；掌握TTL与非门的主要参数。了解ECL等其它逻辑门电路的特点。掌握基于Verilog HDL设计门级电路的方法。