下载文档原格式
SOC设计概述//简单介绍下最近看的SOC设计//⼤部分资料来源⽹络⼀、SOC设计基本概念SoC是系统级集成，将构成⼀个系统的软/硬件集成在⼀个单⼀的IC芯⽚⾥。
⼀般包含⽚上总线、处理器核、存储器系统、DSP、数字/模拟电路、数模转换、输⼊输出单元(GPIO/USB/UART)、RTOS内核、⽹络协议栈、嵌⼊式实时应⽤程序等模块。
SOC通常由可配置IP核组成。
SOC对IC类似于之前的IC对分⽴元件。
⼆、SOC设计特点1.以超深亚微⽶VDSM⼯艺(.18um以下吧)和知识产权IP核复⽤技术为⽀撑。
设计者⾯对的不再是电路芯⽚,⽽是⼀个个IP以及IP接⼝2.建⽴在IP芯核基础上的系统级芯⽚设计技术，使设计⽅法从传统的电路级设计转向系统级设计。
3.具有从外部对芯⽚编程的功能4.使⽤嵌⼊式CPU和DSP三、⽀撑技术1.软硬件协同设计技术软硬件协同设计是指对系统中的软硬件部分使⽤统⼀的描述和⼯具进⾏集成开发，可完成全系统的设计验证并跨越软硬件界⾯进⾏系统优化。
⾸先是系统的描述⽅法。
C语⾔:没有硬件描述⽅⾯的优势，但适合系统级设计，⽣产率⾼。
HDL:适合描述硬件，但不能与软件部分很好的协同⼯作，所以现在⼤多采⽤C/C++进⾏系统设计。
其次这种全新的软硬件协同设计理论将如何确定最优性原则。
除了速度、⾯积等硬件优化指标外，与软件相关的如代码长度、资源利⽤率、稳定性等指标也必须由设计者认真地加以考虑。
另外，如何对这样的⼀个包含软件和硬件的系统的功能进⾏验证。
除了验证所必须的环境之外，确认设计错误发⽣的地⽅和机理将是⼀个不得不⾯对的课题。
最后，功耗问题。
传统的集成电路在功耗的分析和估计⽅⾯已有⼀整套理论和⽅法。
但是，要⽤这些现成的理论来分析和估计含有软件和硬件两部分的SOC将是远远不够的。
简单地对⼀个硬件设计进⾏功耗分析是可以的，但是由于软件运⾏引起的动态功耗则只能通过软硬件的联合运⾏才能知道。
软硬件协同设计所涉及到的内容有：HW-SW 协同设计流程、HW-SW 划分、HW-SW 并⾏综合、HW-SW 并⾏仿真。
IP核设计【摘录】摘要：从IP开发和集成两个方面入手，重点阐述了IP的基本特征，IP的设计流程及设计中的关键技术，IP集成的一般考虑及集成的关键技术，IP模块的评估与选择等，并探讨了国内IP技术发展的一些思路。
1 引言芯片设计业正面临着一系列的挑战：系统芯片SoC（System-on-a-Chip）已经成为IC业界的焦点，芯片性能越来越强，规模越来越大，开发周期越来越长，设计质量越来越难于控制，芯片设计成本越来越趋于高昂。
这种情形很像计算机界所面临的问题：计算机硬件处理能力飞速发展，而软件设计却受到越来越多的挑战，设计规模上不去，设计质量难于控制，设计周期无限延长……。
正是这种状况，导致了软件设计方法学在开放性、可移植性、面向等方面的深刻变革。
如今的软件工程，已经成为一门博大精深的科学，有很多系统的方法值得芯片设计业学习和借鉴。
根植于软件业面向设计模式的IP技术被认为是最有前途的方案，以解决当今芯片设计工业界所面临的难题。
本文从IP开发和集成两个方面入手，重点阐述了IP的基本特征，IP的设计流程及设计中的关键技术，IP集成的一般考虑及集成的关键技术，IP模块的评估与选择等，并探讨了国内IP技术发展的一些思路。
2 IP开发2.1 IP的基本特征IP的本质特征是可重用性，其通常必然满足以下基本特征：一是通用性好，二是正确性有100％的保证，三是可移植性好。
通用性好是指IP的功能在某一应用领域广泛通用，IP 的实现一般满足子功能可配置、甚至可编程的特点，如最常见的IP嵌入式CPU模块就具有非常好的通用性。
正确性有百分之百的保证是指IP的实现严格遵守一系列的可重用设计开发规范，IP的验证用例具有完备性，功能覆盖率、测试覆盖率都能够达到100％；并能够完全覆盖IP工作的临界条件，提供相应的大流量测试、随机性测试、甚至能够提供软硬件协同仿真的测试环境等。
可移植性好是指IP的实现如行为描述、网表、GDSII文件具有可移植性，其设计输入可以在不同的开发平台上重现；综合用批处理文件具有可移植性，IP的综合结果可以用不同的综合工具，在不同的综合库条件下正确重现；仿真用测试用例可重用，测试环境可以很方便的重现，IP的验证可以用不同的仿真器，在不同的仿真库条件下重现。
集成电路中ip的概念
集成电路中的IP指的是知识产权（Intellectual Property）的缩写，它是指在设计和制造集成电路时可以被重复使用的一种设计或功能模块。
这些模块可以包括处理器核心、存储单元、通信接口、传感器接口等。
IP通常由第三方公司或组织开发，然后被授权给集成电路制造商，以便将其集成到其设计中。
IP在集成电路中的作用是提供了一种快速、经济高效的方式，使得设计者能够利用已经验证和成熟的功能模块，而不必从头开始设计。
这可以大大缩短产品的设计周期，降低开发成本，并且可以更容易地实现复杂的功能。
同时，IP也有助于提高集成电路的可重用性和标准化程度，有利于整个行业的发展。
另外，IP还可以分为硬核IP和软核IP两种类型。
硬核IP是指在设计时固化在芯片中的IP，其性能和功能是固定的，通常用于一些常见的功能模块，比如处理器核心。
而软核IP是指可以通过配置和定制来实现不同功能的IP，通常用于一些具有灵活需求的功能模块，比如通信接口。
总的来说，IP在集成电路中扮演着非常重要的角色，它为集成
电路的设计和制造提供了灵活性和效率，有助于推动集成电路技术的发展和创新。
集成电路标准精选（最新）G4377《GB/T4377-1996 半导体集成电路电压调整器测试方法和基本原理》G5965《GB/T5965-2000 集成电路：双极型单片数字集成电路门电路空白详细规范》G6798《GB/T6798-1996半导体集成电路电压比较器测试方法的基本原理》G8976《GB/T8976-1996 膜集成电路和混合膜集成电路总规范》G9424《GB/T9424-1998 半导体器件集成电路:CMOS数字集成电路4000B和4000UB》G12750《GB/T 12750-2006 半导体器件集成电路：半导体集成电路分规范(不包括混合电路)》G14619《GB/T14619-1993 厚膜集成电路用氧化铝陶瓷基片》G14620《GB/T14620-1993 薄膜集成电路用氧化铝陶瓷基片》G15651.2《GB/T15651.2-2003 半导体器件分立器件和集成电路:光电子器件基本额定值和特性》G15651.3《GB/T15651.3-2003 半导体器件分立器件和集成电路:光电子器件测试方法》G16464《GB/T16464-1996 半导体器件集成电路总则》G16465《GB/T16465-1996 膜集成电路和混合膜集成电路分规范》G16466《GB/T16466-1996 膜集成电路和混合膜集成电路空白详细规范》G16878《GB/T16878-1997 用于集成电路制造技术的检测图形单元规范》G17023《GB/T17023-1997 HCOMS数字集成电路系列族规范》G17024《GB/T17024-1997 HCOMS数字集成电路空白详细规范》G17572《GB/T17572-1999 半导体CMOS集成电路：4000B和4000UB系列族规范》G17573《GB/T17573-1999 半导体分立元件和集成电路：总则》G17574《GB/T17574-1999 半导体分集成电路：数字集成电路》G17574.9《GB/T 17574.9-2006 数字集成电路紫外光擦除电可编程MOS只读存储器空白详细规范》G17574.10《GB/T 17574.10-2003 半导体器件集成电路第2-10部分:数字集成电路集成电路动态读/写存储器空白详细规范》G17574.11《GB/T 17574.11-2006 数字集成电路单电源集成电路电可擦可编程只读存储器空白详细规范》G17574.20 《GB/T 17574.20-2006 半导体器件集成电路：数字集成电路低压集成电路族规范》G17940《GB/T17940-2000 半导体集成电路：模拟集成电路》G18500.1《GB/T18500.1-2001 半导体集成电路：线性数字/模拟转换器（DAG）》G18500.2《GB/T18500.2-2001 半导体集成电路：线性模拟/数字转换器（ADC）》G19248《GB/T19248-2003 封装引线电阻测试方法》G19403.1《GB/T19403.1-2003 半导体集成电路内部目检（不包括混合电路）》G20296《GB/T 20296-2012 集成电路记忆法与符号》G20515《GB/T 20515-2006 半导体器件集成电路：半定制集成电路》G20870.1《GB/T 20870.1-2007 半导体器件:微波集成电路放大器》G28639《GB/T 28639-2012 DNA微阵列芯片通用技术条件》GJ597B《GJB 597B-2012 半导体集成电路通用规范》GJ1799《GJB1799-1993 大规模集成电路用磷扩散源化学分析方法》GJ2438A《GJB 2438A-2002 混合集成电路通用规范》GJ3233《GJB3233-1998半导体集成电路失效分析程序和方法》QJ10006《QJ10006-2008 宇航用半导体集成电路通用规范》SJ10741《SJ/T10741-2000 半成品集成电路CMOS电路测试方法的基本原理》SJ10804《SJ/T10804-2000 半成品集成电路电平转换器测试方法的基本原理》SJ10805《SJ/T10805-2000 半成品集成电路电压比较器测试方法的基本原理》SJ11351《SJ/Z 11351-2006 用于描述、选择和转让的集成电路IP核属性格式标准》97.80SJ11352《SJ/Z 11352-2006 集成电路IP核测试数据交换格式和准则规范》SJ11353《SJ/Z 11353-2006 集成电路IP核转让规范》SJ11354《SJ/Z 11354-2006 集成电路模拟/混合信号IP核规范》SJ11355《SJ/Z 11355-2006 集成电路IP/SoC功能验证规范》SJ11357《SJ/Z 11357-2006 集成电路IP软核、硬核的结构、性能和物理建模规范》SJ11358《SJ/Z 11358-2006 集成电路IP核模型分类法》SJ11359《SJ/Z 11359-2006 集成电路IP核开发与集成的功能验证分类法》SJ11360《SJ/Z 11360-2006 集成电路IP核信号完整性规范》SJ11361《SJ/Z 11361-2006 集成电路IP核保护大纲》SJ20674《SJ20674-1998微波电路系列和品种微波信号检波器系列的品种》SJ20675《SJ20675-1998微波电路系列和品种微波固态噪声源系列的品种》SJ20676《SJ20676-1998通信对抗固态宽频带功率放大模块通用规范》SJ20677《SJ20677-1998微波集成PIN单刀开关模块通用规范》SJ20678《SJ20678-1998交换网络模块通用规范》SJ20679《SJ20679-1998通信用户接口模块通用规范》SJ20680《SJ20680-1998通信群路接口模块通用规范》SJ20711《SJ20711-1998分步投影曝光机通用规范》SJ20750《SJ20750-1999军用CMOS电路用抗辐射硅单晶片规范》SJ20758《SJ20758-1999半导体集成电路CMOS门阵列器件规范》SJ20759《SJ20759-1999混合集成电路系列与品种DC/DC变换器系列的品种》SJ20802《SJ20802－2001集成电路金属外壳目检标准》SJ20804《SJ20804－2001微波电路系列和品种微波衰减器系列的品种》SJ20869《SJ 20869-2003 铌酸锂集成光学调制器测试方法》SJ20874《SJ 20874-2003 表面安装集成电路试验用插座通用规范》SJ20875《SJ 20875-2003 扁平封装集成电路插座通用规范》SJ20954《SJ 20954-2006 集成电路锁定试验》SJ20961《SJ 20961-2006 集成电路 A/D和D/A转换器测试方法的基本原理》JJG1015《JJG1015-2006 通用数字集成电路测试系统检定规程》JJF1160《JJF 1160-2006 中小规模数字集成电路测试设备校准规范》JJF1179《JJF 1179-2007 集成电路高温动态老化系统校准规范》JJF1238《JJF1238-2010 集成电路静电放电敏感度测试设备校准规范》。
1. 2023年10月10日《集成电路标准》颁布发布* 10月10日，国家市场监督管理总局正式发布了《集成电路标准》。
* 该标准涵盖了集成电路设计、制造、封装、测试等全产业链环节，是我国集成电路产业发展的重要指导文件。
2. 背景介绍* 集成电路是现代信息技术的核心，是各种电子产品的基础。
随着科技的不断进步，集成电路行业也迎来了快速发展。
* 作为世界上最大的集成电路市场，我国的集成电路产业一直备受关注。
为了推动产业的可持续发展，加强标准化建设势在必行。
3. 制定标准的重要性* 标准是保障产品质量和技术创新的重要手段。
制定统一的标准可以有效降低成本，提高生产效率，增强产品竞争力。
* 标准还可以提升产业整体环境，促进技术交流和合作，为企业提供稳定可预期的市场环境。
4. 《集成电路标准》的主要内容* 该标准主要包括以下内容：1. 集成电路设计标准2. 集成电路制造标准3. 集成电路封装标准4. 集成电路测试标准5. 集成电路质量管理标准* 这些标准覆盖了集成电路产业链的各个环节，具有较强的系统性和完整性。
5. 《集成电路标准》的意义和影响* 对产业发展的意义：1. 促进技术进步和产业升级2. 降低生产成本，提高竞争力3. 推动产业规范化和可持续发展* 对行业影响：1. 企业将更加重视标准化建设，加强内部管理2. 技术创新将更加注重与标准的结合，提高研发水平3. 提升产品质量，满足市场需求6. 《集成电路标准》的实施策略* 推动各方共同参与：1. 政府部门将增加对标准执行的监管力度2. 行业协会将开展宣传和培训活动，提升从业人员的标准意识3. 企业将加强内部管理，落实标准要求7. 展望未来* 随着《集成电路标准》的颁布实施，我国集成电路产业将迎来新的发展机遇。
* 预计未来几年内，我国集成电路产业将迎来新一轮的技术革新和产业升级，成为全球集成电路产业的重要力量。
总结：《集成电路标准》的出台标志着我国集成电路产业正在朝着更加规范化、系统化、标准化的方向发展。
SoC设计中IP复用和验证策略吴晓星上海交通大学微电子学院，上海（200240）E-mail：xiaoxing.wu@摘要：在IC设计中，IP内核复用可以有效地缩短产品开发周期并降低成本，了解IP 内核的应用现状以及当前IP产业的几个主要组织及相关的工作情况与当前国际IP产业现状将有助于中国IP产业的健康发展。
在SoC中进行IP复用可获得更高的生产力，但通常要经过多次的实验和纠错才能成功地将IP集成到SoC中。
关键词：SoC；IP复用；IP内核1.引言SoC已成为IC工业的主流，其关键所在是对IP或cores的复用设计。
IP技术的变迁对整个工业的商业发展模式，机会和风险的影响都是巨大的。
生产工艺的能力正在以每年增加58%的速度增长着，而CAD工具的增长为23%,这中间的差距使得CAD工具成为SoC 时代的瓶颈。
投入市场的时间对于IC工业飞速发展是至关重要的。
由于其门数和管脚数都是巨大的，SoC芯片非常之复杂，芯片包含了存储器，模拟电路，胶连逻辑以及应用软件，IP模块的再使用设计方法学成为SoC设计的关键。
IP内核是满足特定规范，并能在设计中复用的功能模块。
根据功能不同，内核可进行参数化，也可不进行，但内核供应商必须提供相关的文档以及内核功能验证方法。
令人遗憾的是，目前还没有业界普遍接受的规范，不同公司的IP内核需要满足的规范也不尽相同，这是很难在设计中融合不同厂商所提供内核的一个主要原因。
[1]典型90纳米SoC设计如今成本已接近2500万美元。
70%的费用将耗费在验证方面，不仅仅是功能验证，而是所有方面的验证。
当今减少总体成本唯一有效的方法是设计复用。
问题就变成了如何验证所需复用的IP。
2.IP内核的三种类型IP内核可以在不同的硬件描述级实现，由此产生了三类IP内核：软核、固核和硬核。
这种分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。
[2]软核通常以可综合的HDL提供，因此具有较高的灵活性，并与具体的实现工艺无关，其主要缺点是缺乏对时序、面积和功耗的预见性。
集成电路ip核标准概述
集成电路IP核是指可重用的数字电路模块，它们被设计、验证、封装并创造成可供使用的产品。
在集成电路设计过程中，使用IP核
可以降低设计难度和开发成本，同时可以提高设计的稳定性和可靠性。
为了保证IP核的质量和可重用性，需要遵循一定的标准。
目前，IP核标准主要包括两类：一类是设计方面的标准，例如
接口标准、模块规范、设计流程等。
另一类是验证方面的标准，例如功能验证、时序验证、电气验证等。
设计方面的标准主要是为了保证IP核的兼容性和可重用性。
例如，在接口标准方面，有一些通用接口标准，例如AMBA，它定义了
一系列标准接口，以便各种不同的IP核能够互相连接并工作。
模块
规范则定义了IP核的物理尺寸、引脚位置、芯片布局等，以便其能
够嵌入到具体的设计中。
设计流程则是为了保证IP核的设计质量和
可重用性，例如需要进行代码风格检查、代码静态分析、仿真验证等工作。
验证方面的标准主要是为了保证IP核的功能正确性和可靠性。
例如，在功能验证方面，需要进行功能测试、边界测试、异常测试等，以确保IP核的功能符合规格书的要求。
时序验证则是为了保证IP核的时序正确性，例如需要进行时序分析、时序收敛测试等。
电气验证则是为了保证IP核的电气特性符合规格书要求，例如需要进行功耗
分析、电磁兼容分析等。
总之，集成电路IP核标准的制定和遵循，可以提高集成电路设
计的效率和可靠性。
同时，也可以促进IP核的共享和交流，从而推动整个集成电路行业的发展。
半导体ip的分类-概述说明以及解释1.引言1.1 概述概述部分的内容：引言中的概述部分将简要介绍半导体IP的分类。
半导体IP是指一类可用于集成电路设计的可复用模块，它们具有特定的功能和性能，可以在不同的芯片设计中被重复使用。
半导体IP的分类是根据其功能、性能和用途等方面进行的。
在本文中，我们将讨论三类常见的半导体IP。
第一类半导体IP包括基本的数字逻辑门电路，如与门、或门和非门等，它们是构建其他更复杂电路的基本组件。
第二类半导体IP是指数据存储和处理单元，例如寄存器、存储器和算术逻辑单元(ALU)等，它们用于数据的存储和运算。
第三类半导体IP是指通信和接口模块，包括串行通信接口、以太网接口和USB接口等，它们用于设备之间的数据传输和通信。
本文将详细介绍每一类半导体IP的特点、功能和应用场景。
同时，我们还将对每一类半导体IP进行总结和分析，以便读者全面了解这些关键技术，并应用于实际的集成电路设计中。
该概述部分提供了读者对半导体IP分类的整体理解，为接下来的内容铺垫，并引导读者对不同类型的半导体IP产生兴趣。
1.2 文章结构文章结构部分的内容可以按照以下方式编写：本文主要分为三个部分来探讨半导体IP的分类。
在引言部分，我们将首先概述半导体IP的意义和重要性，以及在当今科技领域的广泛应用。
接下来，我们将介绍文章的结构和各个部分的目的，以便读者能够清楚地了解整篇文章的构成和内容安排。
在正文部分，我们将详细介绍半导体IP的分类。
首先，我们将探讨第一类半导体IP，包括其定义、特点和应用领域。
我们将分析各种不同类型的第一类半导体IP，并重点讨论它们的功能和优势。
接着，我们将介绍第二类半导体IP，同样包括定义、特点和广泛应用的领域。
我们将详细讨论第二类半导体IP的各种类型，并对其功能和优势进行分析。
最后，我们将介绍第三类半导体IP，同样包括定义、特点和应用领域。
我们将分析第三类半导体IP的各种类型，并探讨其功能和优势。
集成电路数字硬IP核复用标准北京大学深圳SOC重点实验室IP重用标准组2010前言随着半导体技术的迅速发展和市场竞争的日益激烈，越来越多的IC（integrated circuits 集成电路）设计公司面临着在短时间内设计出复杂集成电路的压力。
自从进入SoC （system-on-a-chip，片上系统）时代，基于复用的设计法成为主流，IP（Intellectual Property，知识产权）复用是SoC设计的重要手段。
如何顺利完成IP转让、IP集成、实现IP复用，成为缩短产品上市时间的决定因素。
IP复用的标准化则是IP复用得以实现的关键。
IP核可划分为软核（soft IP）、固核（firm IP）及硬核（hard IP）三种形式。
本标准适用于IP硬核，它规范了硬IP核的设计、验证、测试和交付项等内容，提供了SoC设计者进行IP查找、IP评估/挑选、IP集成等IP复用的相关规范。
该标准适用于IP交易平台，可作为IP交易平台上转让数字硬IP核时提供交付数据的主要依据。
目录前言 (i)目录 (ii)图形清单 (iv)表格清单 (v)名词缩写清单 (vi)第1章概述 (1)1.1 内容与适用范围 (1)1.2 术语定义 (1)1.3 交付项属性定义 (1)1.4 组织结构 (1)1.5 参考文献 (1)第2章IP简介 (2)2.1 简介 (2)2.2 主要特征 (2)2.3 目标应用领域 (2)2.4 联系方式 (3)2.5 交付项信息 (3)第3章功能结构 (4)3.1 IP核结构 (4)3.2 主要功能模块 (5)3.3 端口信号 (5)3.4 用户寄存器 (5)3.5 交付项信息 (5)第4章IP数据包 (6)4.1 数据包简介 (6)4.2 功能仿真包 (6)4.3 测试包 (6)4.4 实现包 (7)4.5 后仿真包 (7)4.6 文档包 (7)4.7 交付项信息 (7)第5章IP集成流程 (8)5.1 集成流程简介 (8)5.2 IP集成需特别注意的设计事项 (8)5.3 IP实例化和配置 (9)5.4 功能仿真 (9)5.5 逻辑综合和时序分析 (9)5.6 可测性设计 (9)5.7 物理实现 (9)5.8 交付项信息 (10)第6章功能验证 (11)6.1 简介 (11)6.2 整体功能验证 (12)6.3 交付项信息 (12)第7章可测性设计 (13)7.1 简介 (13)7.2 测试包封 (13)7.3 可测性设计结构 (14)7.4 测试向量 (15)7.5 测试脚本 (15)7.7 交付项信息 (17)第8章物理实现 (18)8.1 版图规划 (18)8.2 引脚列表/引脚布局及电源和地连接的描述 (18)8.3布局 (18)8.4 布线 (18)8.5 其他物理设计描述 (19)8.6 工艺 (19)8.7 交付项信息 (19)第9章物理验证 (20)9.1 物理验证 (20)9.2 设计规则检查 (20)9.3 版图与原理图一致性检查 (20)9.4 电学规则检查 (21)9.5 信号完整性检查 (21)9.6 交付项信息 (21)集成电路硬IP核复用标准图形清单图形清单图 2. 1 某IP结构框图 (2)图 3. 1 某IP的功能框图 (4)图 4. 1 IP数据包组织结构 (6)图 5. 1 IP集成流程 (8)图 6. 1 集成某IP模块中验证IP流程图 (11)图 6. 2 某IP整体功能验证模型 (12)图 7. 1 某IP测试包封设计-边界扫描寄存器（BSR）链 (13)图 7. 2 某IP多扫描链结构 (15)图 7. 3 某IP单一全扫描链结构 (15)图 7. 4 某IP生成测试设计的流程 (16)图 7. 5 某IP扫描链系统级连接示意图 (16)图 8. 1 某IP的系统级版图规划 (18)图 9. 1 某IP设计规则检查 (20)表格清单表 2. 1 IP核的目标应用领域一览表 (2)表 2. 2 IP简介相关交付项列表 (3)表 3. 1 IP核模块功能描述表 (5)表 3. 2 端口信号描述表 (5)表 3. 3 寄存器描述表 (5)表 3. 4 IP功能结构相关交付项列表 (5)表 4. 1 IP数据包相关交付项列表 (7)表 5. 1 IP集成流程相关交付项列表 (10)表 6. 1 IP功能验证相关交付项列表 (12)表 7. 1 某IP的BSR包封测试端口 (14)表 7. 2 某IP不同测试模式设置 (14)表 7. 3 某IP测试设计错误分析 (16)表 7. 4 IP可测性设计相关交付项列表 (17)表 8. 1 某IP部分引脚描述表 (18)表 9. 1 某IP验证脚本文件 (20)表 9. 2 IP物理验证相关交付项列表 (21)名词缩写清单A TPG Automatic Test Pattern Generation 自动测试图形生成Self-Test 内建自测试BIST Built-inBSR Boundary Scan Registers 边界扫描寄存器CISC Complex Instruction Set Computing 复杂指令集计算机CPU Central Processing Unit 中央处理器DFT Design-for-Testability 可测性设计RuleCheck 设计规则检查DRC DesignHDL Hardware Description Language 硬件描述语言Automation 电子设计自动化EDA ElectricDesignERC Electrical Rule Check 电气规则检查Circuits 集成电路IC IntegratedIDDQ Idd(supply current) in the Quiescent State 静态电源电流Property 知识产权IP IntellectualLVS Layout versus Schematic 版图和原理图一致性检查MCU MicroUnit 微控制器ControlUnit 微处理器ProcessorMPU MicroInput 原始输入PI PrimaryPrimaryOutput 原始输出POMemory 随机访问存储器RAM Random-accessRISC Reduced Instruction Set Computer 精简指令集计算机Memory 只读存储器ROM Read-onlyRTL Register-Transfer Level 寄存器传输级SoC System-on-a-Chip 片上系统UART Universal Asynchronous Receiver/Transceiver 通用异步收发器VLSI V ery Large Scale Integration 超大规模集成电路VSIA Virtual Socket Interface Alliance VSI联盟第1章概述本章描述了与本标准使用相关的信息。
•§1.1，概要描述本标准的内容与适用范围；•§1.2，相关术语定义；•§1.3，交付项属性定义；•§1.4，组织结构；•§1.5，参考文献；1.1 内容与适用范围本标准规范了集成电路数字硬IP核交付信息。
包括：IP简介、IP结构与功能、IP数据包、IP集成流程、功能验证、可测性设计、物理实现与物理验证。
本标准适用于数字硬IP核的设计、交付、使用以及第三方评估。
1.2 术语定义•IP核（Intellectual Property Core）：指的是可复用的、便于用户集成的硬件或软件模块。
IP核可分为软核（soft IP）、固核（firm IP）和硬核（hard IP）。
本标准适用于硬IP核。
本标准中如无特别说明，IP核与IP含义相同，均指知识产权核。
•IP核提供商（IP V endor）：指设计、生产和供应IP核的实体。
IP核提供商将提供IP 核的相关模块信息和服务。
•IP核用户（IP End User）：指接收并完成集成复用IP核的实体。
•第三方（the Third Party）：指IP核交易过程中进行认证和提供服务的独立机构。
1.3 交付项属性定义交付项属性定义了交付项的重要性级别。
交付项的重要性级别包括强制、条件强制、推荐和条件推荐。
定义分别如下：•强制（Mandatory，M）项：指必须提交的项。
•条件强制（Conditional Mandatory，CM）项：当条件满足时必须提交的项，应根据应用要求确定。
•推荐（Recommended，R）项：为更好理解或应用IP核建议提交的交付项。
•条件推荐（Conditional Recommended，CR）项：当条件满足时提交的推荐交付项。
1.4 组织结构本标准规范了硬IP核的设计、验证、测试和交付项等内容，提供了SoC设计者进行IP 查找、IP评估/挑选、IP集成等IP复用的相关规范。
交付信息中的设计交付信息将以[文件存放目录+文件名]的形式穿插在相关的文档中。
每一章的文档末尾将以表格形式对章节中涉及的所有交付信息加以归纳，并附案例。
1.5 参考文献[1] 数字硬IP核交付项规范（中国电子行业规范）[2] 数字硬IP核文档结构规范（中国电子行业规范）[3] VSIA 11项相关标准/规范第2章 IP简介本章简要介绍IP核，并以条目的形式列出本章节包含的内容。
•§2.1，简要介绍IP核，页码范围；•§2.2，主要特征描述，页码范围；•§2.3，IP核的目标应用领域，页码范围；•§2.4，IP核提供者联系方式，页码范围；•§2.5，交付项信息描述，页码范围；2.1 简介简要介绍IP核。
2.2 主要特征以条目形式，结合类似图1.1的结构框图，描述IP核的主要特征参数。
•兼容的指令系统；（处理器类IP应描述此项）•存储器组织方式；•字长；•接口说明；•电压范围；•逻辑门数目；•功耗；•频率；•工艺、面积、管脚数目；•等效内核；图 2. 1 某IP结构框图2.3 目标应用领域以下列表格形式列举IP核的各个应用领域和具体应用实例。
应用领域应用实例实例图片表 2. 1 IP核的目标应用领域一览表2.4 联系方式给出IP 核提供者的联系方式，包括地址、电话、联系人、email 、网址等。
2.5 交付项信息交付项 强制性 备注 格式 应用特征2.1 简介 M 2.2 主要特征 M 2.3 目标应用领域CM 第2章 IP 简介2.4联系方式 MPDF WORDHTMLS ，E表 2. 2 IP 简介相关交付项列表注1：其中强制性信息用符号M 、CM 、R 、CR 来描述，具体意义如下： M （Mandatory ）强制项：必须提交的项。
