step7基本讲解

step7基本讲解

1．逻辑“与”操作

当所有的输入信号都为“1”，则输出为“1”；只要输入信号有一个

不为“1”，则输出为“0”。

例3.1.1：功能图（FBD）语言如下：

梯形图（LAD）语言如下：

语句表（STL）语言如下：

A I 0.0

A I 0.1

= Q 4.0

2．逻辑“或”操作

只要有一个输入信号为“1”，则输出为“1”；所有输入信号都为

“0”，输出才为“0”。

例3.1.2：功能图（FBD）语言如下：

当输入信号I 0.0 和 I 0.1有一个以上为“1”时，输出信号Q 4.0

为

“1”。当输入信号I 0.0 和 I 0.1都为“0”时，输出信号Q 4.0

才为

“0”。

梯形图（LAD）语言如下：

语句表（STL）语言如下：

O I 0.0

O I 0.1

= Q 4.0

注意编程语言

的三种表达方

式及各自的特

点。

教案

3．逻辑异或操作

当两个输入信号其中一个为“1”而另一个为“0”时，输出信号为

“1”；当两个输入信号都为“0”或者都为“1”时，输出信号为“0”。

例3.1.3：功能图（FBD）语言如下：

当输入信号I 0.0 为“1”而 I 0.2为“0”或者I 0.0 为“0”而 I

0.2为“1”时，输出信号Q3.1 为“1”。当输入信号I 0.0 和 I

0.2都

为“0”或者I 0.0 和 I 0.2都为“1”时，输出信号Q 3.1为“0”。

梯形图（LAD）语言如下：

语句表（STL）语言如下：

X I 0.0

X I 0.2

= Q 3.1

4．逻辑取反操作

逻辑取反操作对逻辑运算结果RLO取反。

功能图（FBD）符号：

梯形图（LAD）符号：

---|NOT|---

语句表（STL）符号：

NOT

引导学生举出

生活中异或关

系的例子

教案

例3.1.4：只有当I 1.0 和I 1.1相与的结果为“0”并且I 1.2 和I

1.3相与的结果为“1”或I 1.4为“1”时，输出Q 4.0才为“1”；否则

Q 4.0为“0”。

功能图（FBD）语言如下：

梯形图（LAD）语言如下：

语句表（STL）语言如下：

A I 1.0

A I 1.1

NOT

A(

A I 1.2

A I 1.3

NOT

O I 1.4

)

= Q 4.0

5．中间输出符号

中间输出指令用于存储RLO的中间值，该值是中间输出指令前的位逻

辑操作结果。中间输出指令不能用于结束一个逻辑串，因此，中间输出指

令不能放在逻辑串的结尾或分支的结尾处。 特别要讲清楚

中间符号的作

用

教案

例3.1.5

M 0.0的缓存器中存放着I 1.0和I 1.1相与后取反的结果；

M 1.1的缓存器中存放着I 1.2和I 1.3相与后取反的结果；

M 2.2的缓存器中存放着I 1.4的逻辑运算结果；

M 3.3的缓存器中存放上述整个逻辑运算的结果。

例3.1.6

M 0.0的缓存器中存放着I 1.0和I 1.1相与的结果；

M 1.1的缓存器中存放着I 1.0、I 1.1、I 1.2和I 1.3四个输入信号

相与后取反的结果；

M 2.2的缓存器中存放着整个逻辑运算的结果。

6．位逻辑操作规则：

位逻辑指令的运算规则：“先与后或”。

例3.1.7：当输入信号I 1.0 和I 1.1 都为“1”，或输入信号I 1.2

和 I 1.3 都为“1”时，输出信号Q 3.1 为“1”。否则输出信号Q

3.1 为

“0”。 功能图（FBD）语言如下：

梯形图（LAD）语言如下：

重点强调

教案

语句表（STL）语言如下：

A I 1.0

A I 1.1

O

A I 1.2

A I 1.3

= Q 3.1

例3.1.8：当输入信号I 1.0 或I 1.1为“1”，并且I 1.2 或 I 1.3

为“1”时，输出信号Q 3.1 为“1”。否则输出信号Q 3.1 为“0”。

功能图（FBD）语言如下：

梯形图（LAD）语言如下：

语句表（STL）语言如下：

A (

O I 1.0

O I 1.1

)

A(

O I 1.2 O I 1.3 )

= Q 3.1

牢记位逻辑运

算的规则。

重点是在语句

表中

教案

3.1.2置位/复位指令

置位/复位指令根据RLO的值，来决定被寻址位的信号状态是否需要改

变。若RLO的值为1，被寻址位的信号状态被置1或清0；若RLO是0，则被

寻址位的信号保持原状态不变。对于置位操作，一旦RLO为1，则被寻址信

号（输出信号）状态置1，即使RLO又变为0,输出仍保持为1；对于复位操

作，一旦RLO为1，则被寻址信号（输出信号）状态置0，即使RLO又变为0，

输出仍保持为0。

语句表STL表示的置位/复位指令

●R Reset 复位指令

●S Set 置位指令

梯形图LAD表示的置位/复位指令

●---( S ) Set Coil 线圈置位指令

●---( R ) Reset Coil 线圈复位指令

●SR Set-Reset Flip Flop 复位优先型SR双稳态触发器指令

●RS Reset-Set Flip Flop 置位优先型RS双稳态触发器指令

功能图FBD表示的位逻辑指令

强调“记忆功

能”

教案

1．置位/复位线圈指令

例 3.1.9：当I 0.0和I 0.1输入都为“1”或者I 0.2输入为“0”时，

Q 4.0被置位，即输出为“1”；不满足上述条件时，Q 4.0的输出状态不变。

功能图（FBD）语言如下：

梯形图（LAD）语言如下：

语句表（STL）语言如下：

A I 0.0

A I 0.1

ON I 0.2

S Q 4.0

例3.1.10：当I 0.0和I 0.1输入都为“1”或者I 0.2输入为“0”时，

Q 4.0被复位，即输出为“0”；不满足上述条件时，Q 4.0的输出状态不变。

功能图（FBD）语言如下：

梯形图（LAD）语言如下：

语句表（STL）语言如下：

A I 0.0

A I 0.1

ON I 0.2 R Q 4.0 注意与普通线

圈符号的不同

教案

2．置位/复位双稳态触发器指令

如果置位输入端为“1”，复位输入端为“0”，则触发器被置位。此

后，即使置位输入端为0，触发器也保持置位不变。如果复位输入端为1，

置位输入端为“0”，则触发器被复位。

置位优先型RS触发器的R端在S端之上，当两个输入端都为1时，下

面的置位输入端最终有效。既置位输入优先，触发器被置位。

复位优先型SR触发器的S端在R端之上，当两个输入端都为1时，下

面的复位输入端最终有效。既复位输入优先，触发器被复位。

例 3.1.11

如果输入信号 I 0.0 = 1, I 0.0 = 0, 则M 0.0被复位，Q 4.0 = 0；

I 0.0 = 0, I 0.0 = 1, 则M 0.0被置位，Q 4.0 = 1；

I 0.0 = 0, I 0.0 = 0, 则M 0.0输出保持不变，Q 4.0

输出不变；

I 0.0 = 1, I 0.0 = 1, 则M 0.0被置位，Q 4.0 = 1。

例 3.1.12

如果输入信号 I 0.0 = 1, I 0.0 = 0, 则M 0.0被复位，Q 4.0 = 0；

I 0.0 = 0, I 0.0 = 1, 则M 0.0被置位，Q 4.0 = 1；

I 0.0 = 0, I 0.0 = 0, 则M 0.0输出保持不变，Q 4.0 输出不变；

I 0.0 = 1, I 0.0 = 1, 则M 0.0被置位，Q 4.0 = 0。

注意讲清楚置

位优先型RS触

发器和复位优

先型SR触发器

在功能图和语

句表中的表示

方法以及适用

场合

教案

3.1.3边沿信号识别指令

1．RLO边沿信号识别指令

当信号状态变化时就产生跳变沿，当从0变到1时，产生一个上升沿（或正跳沿）；若从1变到0，则产生一个下降沿（或负跳沿）。跳变沿检测的原理是：在每个扫描周期中把信号状态和它在前一个扫描周期的状态进行比较，若不同则表明有一个跳变沿。因此，前一个周期里的信号状态必须被存储，以便能和新的信号状态相比较。

下降沿信号识别指令

若CPU检测到输入有一个负跳沿，将使得输出线圈在一个扫描周期内通电。对输入扫描的RLO值存放在存储位中。

在OB1的扫描周期中，CPU扫描并形成RLO值，若该RLO值是0且上次RLO值是1，这说明FN指令检测到一个RLO的负跳沿，那么FN指令把RLO 位置1。如果RLO在相邻的两个扫描周期中相同（全为1或0），那么FN语句把RLO位清0。

例 3.1.13 此节内容较难懂，适当慢一些。

强调“边沿”的概念

教案