抢答器设计
- 格式:doc
- 大小:492.19 KB
- 文档页数:12
多功能数字显示抢答器设计
摘要
抢答器具有定时抢答功能,且一次抢答的时间有主持人设定,本抢答器的时间设定为10秒,当主持人启动“开始”开关后,定时器开始减计时。设定的抢答时间内,选手可以抢答,这时定时器停止工作,显示器上显示选手的号码和抢答时间。并保持到主持人按复位键。当设定的时间到,而无人抢答时,本次抢答无效,扬声器报警发出声音,并禁止抢答。定时器上显示00。
本课程主要是四位抢答器的设计方案。主要采用优先编码器74LS175D、触发器74LS148D、和555定时芯片构成抢答器。电路主要由脉冲产生电路、锁存电路、定时电路组成。当有选手抢答时,首先锁存,阻止其他选手抢答,然后编码,再经4线7段译码器将数字显示在显示器上同时产生音响。主持人宣布开始抢答时,倒计时电路启动由9计到0,如有选手抢答,倒计时停止。
关键词:四位抢答器,定时器,锁存电路
目录
1 绪论 (1)
1.1课题描述 (1)
1.2基本工作原理及框图 (1)
2 主要电路具体设计和总电路图 (2)
2.1锁存电路 (2)
2.2脉冲产生电路 (3)
2.3定时电路 (4)
2.4总电路图 (5)
3主要芯片介绍 (6)
3.1优先编码器74LS148芯片 (6)
3.2触发器74LS175芯片 (6)
3.3555芯片的功能及引脚图 (7)
总结 (8)
致谢 (9)
参考文献 (10)
1 绪论
1.1 课题描述
随着我国经济和文化事业的发展,在这个竞争激烈的社会中,知识竞赛、评选优胜,选拔人才之类的活动愈加频繁。在很多竞争场要求有快速公正的竞争裁决,例如:证劵、股票交易及各种智力竞赛等。在现代社会生活中,智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。但是、在竞赛中往往是多个选手一起,分为几个小组参加比赛,针对主持人提出的问题各竞赛小组进行抢答,而抢答环节就要有一种逻辑电路抢答器作为裁判员功能、实现其比赛公平、公正的规则。智能抢答器是一种应用十分广泛的设备,在各种竞赛、抢答场合中,它都能客观、迅速地判别出最先获得发言权的选手。早期的抢答器只是由几个三极管、可控硅、发光管等器件组成的,能通过发光管的指示辩认出选手号码。现在大多数智能抢答器都由单片机或数字集成电路构成的,并且新增了许多功能,如选手号码显示,抢按前或抢按后的计时,选手得分显示等功能。
随着科技的发展,现在的抢答器向着数字化、智能化的方向发展,这就必然提高了智能抢答器的制造成本。鉴于现在小规模的知识竞赛越来越多,操作简单,经济实用的小型抢答器肯定很有市场。
1.2 基本工作原理
本课程设计的四路抢答器具有数据锁存和定时和显示的功能。抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,同时扬声器给出音响提示,封锁输入编码电路,禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,若无人抢答,倒计时结束时,扬声器响。参赛选手在设定时间内抢答有效,抢答成功,扬声器响,时定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。如果抢答定时已到,却没有选手抢答时,本次抢答无效。系统扬声器报警,并封锁输入编码电路,禁止选手超时后抢答,时间显示器显示0。具体框图如图1所示。
图1 电路具体框图
2 各部分电路具体设计
2.1 锁存电路
以四D 触发器74LS175为中心的编码锁存系统,而74LS175为一四路的锁存器,通过输出4个位的~Q 相与,然后控制175的~CLR 端,来锁存现有的“组”状态。如当第一组按下时,通过编码,再取反码后翻译显示在7段数字显示器上。对应的是显示“1”。 可见,抢答信号的锁存可通过D 触发器的输出相“与”反馈门控触发脉冲实现,当无人抢答时,4个D 触发器的输出Q 非相与,为“1”时,脉冲能够进入触发器,有一人抢答时,与门中有一个变为“0”,使脉冲不能进入触发器,从而防止其他人抢答,而显示器上只显示先抢答人的编号。这就保证了抢答者的优先性及抢答电路的准确性。当选手回答完毕,主持人控制开关S 是抢答电路复位,以便进行下一轮抢答。具体电路如图2所示。
扬声器 数码显示
脉冲电路
倒计时器 译码器 数码显示 扬声器 锁存器 编码转换电路 译码器 主持人 选手
图2 锁存电路电路图
2.2脉冲产生电路
用555定时器[6]构成的多谐振荡器,其电路如下图3所示:
图3 脉冲产生电路电路图
根据555定时器构成的多谐振荡器电路的振荡周期T=(R1+2R2)Cln2=0.7(R1+2R2)C=1S, 所以当C取为10uF时,为了让输出波形较为稳定,
应使R1和R2两者的值相近,取R1=R2,则根据多谐振荡器电路的振荡周期有R1=R2=T/(0.7*3C)=1/(0.7*3*10*10-6)=47000Ω=47KΩ从仿真的效果看,C分别取10nf 和800nf~1uf输出时间比较合理。
2.3 定时电路
定时电路[3功能有两点:(1)在计时过程中如有选手抢答,则立即停止计时,同时将抢答选手编号显示在显示器上;(2)当计数结束时,则停止计数。
电路图如下4所示,该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS190减法计数电路、74LS48译码电路和1个7段数码管等相关电路组成。
74LS192实现减法计数,通过译码电路74LS481]显示到数码管上,其时钟信号由555定时器的输出提供。74LS190的预置数控制端实现预置数,根据设计要求,通过预置时间电路对计数器进行预置时间为9S,计数器的时钟脉冲由秒脉冲电路提供。主持人宣布开始时,按下按钮后,计数器开始减法计数工作,并将时间显示在共阴极七段数码显示管显示上,当有人抢答时,停止计数并显示此时的倒计时时间;如果没有人抢答,且倒计时时间到时,输出低电平到时序控制电路,控制报警电路报警,同时以后选手抢答无效。
由图可知,当倒计时输出不为零时,“或”门输出为“1”,与脉冲同时输入到“与”门中,使脉冲可以送给计数器,当计数器输出为零时,“或”门输出为“0”,使脉冲不能输入到计数器中,从而使计数器停在“0”。
图4 定时电路电路图