5.静态逻辑门电路

数字电子技术（第5版）

第3章 集成逻辑门电路

1.(130) 门电路的平均传输延迟时间是（ ）。

A. tpd = tPHL B. tpd = tPLH

C. tpd= (tPHL + tPLH)/2 D. tpd= (tPHL- tPLH)/2

答案. C

2.(136) 所谓三极管工作在倒置状态，是指三极管( )。

A. 发射结正偏置，集电结反偏置

B. 发射结正偏置，集电结正偏置

C. 发射结反偏置，集电结正偏置

D. 发射结反偏置，集电结反偏置

答案.C

3.(135) TTL与非门的关门电平是0.8V，开门电平是2V，当其输入低电平为0.4V，输入高电平为3.2V 时，其输入低电平噪声容限为( )。

A. 1.2V B. 1.2V C. 0.4V D. 1.5V

答案.C

4.(134) 对TTL与非门多余输入端的处理，不能将它们( )。

A. 与有用输入端并联 B. 接地

C. 接高电平 D. 悬空

答案.B

5.(133) 输出端可直接连在一起实现线与逻辑功能的门电路是( )。

A. 与非门 B. 或非门

C. 三态门 D. OC门

答案.D

6.(137) TTL与非门的关门电平为0.8V，开门电平为2V，当其输入低电平为0.4V，输入高电平为3.5V 时，其输入高电平噪声容限为( )。

A. 1.1 V B. 1.3V C. 1.2V D. 1.5V

答案.D

7.(131)

标准TTL电路的开门电阻RON=3kΩ， 一个3输入端与门的A端接一个电阻R到地，要实现Y=BC，则R的取值应( )。

A. 小于700Ω B. 大于3kΩ

C. 小于3kΩ D. 可取任意值

1Department of Microelectronics, PKU，Xiaoyan Liu第五章CMOS组合逻辑电路设计II－动态CMOS电路第一节动态逻辑门电路的基本结构、原理、特点第二节多米诺（Domino）CMOS电路第三节改进的Domino CMOS电路第四节时钟CMOS （C2MOS）

2Department of Microelectronics, PKU，Xiaoyan Liu第一节动态逻辑门电路的基本结构、原理、特点一、预充－求值动态CMOS的基本结构和工作原理二、动态CMOS的特点三、动态CMOS的问题四、动态CMOS的级联静态电路：靠管子稳定的导通、截止来保持输出状态除状态反转外，输出始终与VDD和GND保持通路。动态电路：靠电容来保存信息

3Department of Microelectronics, PKU，Xiaoyan Liu一、预充－求值动态CMOS的基本结构和工作原理In1In2PDNIn3MeMpClkClkOutCL预充－求值动态CMOS电路的基本结构工作过程：➢预充阶段：Clk＝0，Out被Mp预充到VDD，Me截止，无论输入何值，均不存在直流通路。此时的输出无效。➢求值阶段：Clk＝1，Mp截止，Me导通，Out和GND之间形成一条有条件的路径。具体由PDN决定。若PDN存在该路径，则Out被放电，Out为低电平，“0”。如果不存在，则预充电位保存在CL上，Out为高电平“1”。➢求值阶段，只能有与GND间的通路，无与VDD间的，一旦放电，不可能再充电，只能等下次。预充FET求值FET

4Department of Microelectronics, PKU，Xiaoyan Liu预充－求值动态CMOS电路的工作原理预充预充求值输出只在此时有效),2,1(XnXXFY当Clk＝1时ClkOutClk＝0时，输出为1，与输入无关

5Department of Microelectronics, PKU，Xiaoyan LiuOutClkClkABCMpMeonoff1offon((AB)+C)例

实验五 共射极放大电路中静态工作点的影响

一、实验内容

1. 本实验所使用的Pspice仿真电路图如下图所示。负载电阻RL的初始值暂取3千欧，Rb1暂取20千欧。仿真分析共射放大电路的静态工作点。

Q1Q2N3904Cb110uCb210uRb120kRc3kRb28.2kRe2k0RL3k00ViAC =TRAN = sin(0,10mv,1khz,0s,0,0)DC =Cb3100uV1AC =TRAN =DC = 12v0

VBQ=12V*8.2K/28.2K=3.49V

VEQ=VBQ-0.7V=2.79V

IEQ=VEQ/2K=1.4mA

IEQ+IBQ=ICQ=157*IBQ→IBQ=IEQ/156=8.97uA

ICQ=157*IBQ=1.41mA

VCQ=12V-ICQ*3K=7.77V

2. 利用直流扫描分析找到Ic=1.5mA时的Rb1=？仿真电路如下图所示。在PARAMETERS的Property editor中设置Rb1的name=rval和value=20k。利用直流扫描分析中Sweep variable中选取Global parameter, 在parameter name中填rval, 选择

线性扫描，start value=15k, end value=25k, increment=0.1k.。通过观察Rb1与Ic的关系找到Ic=1.5mA时的Rb1。

Q1Q2N3904Cb110uCb210uRb1{rval}Rc3kRb28.2kRe2kRL3k000ViAC =TRAN = sin(0,10mv,1khz,0s,0,0)DC =Cb3100uPARAMETERS:V1AC =TRAN =DC = 12v0

由图，可以看出，当Ic=1.5mA时，Rb1=18.2KΩ

3. 通过仿真找到最大不失真输出。当输入电压幅值变大时，由于BJT的特性，会逐渐出现波形的失真。可以做如下的仿真来观察找出出现失真时的电压幅值。仿真电路如下图所示。在PARAMETERS的Property editor中设置输入电压的幅值的name=vampl和value=10mv。利用瞬态分析中选择parametric sweep，然后选取Global

百度文库 - 让每个人平等地提升自我

1 实验五 集成逻辑门电路的功能测试与应用

1．实验目的

(1)掌握TTL集成与非门的逻辑功能和主要参数的测试方法；

(2)掌握TTL器件的使用规则；

(3)熟悉数字电路实验箱的结构，基本功能和使用方法；

2．实验设备与器件

1)5V直流电源，2)逻辑电平开关，3)0-1指示器，4)直流数字电压表，5)直流毫安表， 6)直流微安表，7)74LS20×2，8)WS30—1k、10k电位器各一，9)200Ω电阻器(0.5)一个。

3．实验原理

门电路是组成数字电路的最基本的单元，包括与非门、与门、或门、或非门、与或非

门、异或门、集成电极开路与非门和三态门等。最常用的集成门电路有TTL和CMOS两大类。TTL为晶体管—晶体管逻辑的简称，广泛的应用于中小规模电路，功耗较大。

本实验采用4输入双与非门74LS20，即在一块芯片内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑表达式为Y=ABCD，逻辑符号及引脚排列如图5-1(a)、(b)所示。

[注意]：TTL电路对电源电压要求较严，电源电压VCC只允许在+5V土10％的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。

(a)逻辑符号 (b)引脚排列

图5-1 74LS20逻辑符号及引脚排列

(1)与非门的逻辑功能

与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平(即有“0”得“1”，全“1”得“0”。)

(2)TTL与非门的主要参数

描述与非门的输入电压Ui、输出电压Uo关系可以用电压传输特性Uo＝f(Ui)表示，如图5-2(a)。从电压传输特性曲线上可以读出门电路的一些重要参数，如输出高电平UOH，输出低电平UOL，开门电平UON，关门电平UOFF等参数。实际的门电路UOH和UOL并不是恒定值，由于产品的分散性，每个门之间都有差异。在TTL电路中，常常规定高电平的标准值为3V，低电平的标准值为0.2V。从0V到0.8V都算作低电平，从2V到5V都算作高电平，超出了这一范围是不允许的，因为这不仅会破坏电路的逻辑关系，而且还可能造成器件性能下降甚至损坏。