数字电子技术智慧树知到答案章节测试2023年中国农业大学

数字电子技术（山东联盟-潍坊科技学院）知到章节测试答案智慧树2023年最新第一章测试1.数字信号比模拟信号更易于存储、加密、压缩和再现。

参考答案:对2.下列一组数中的最大数为（）参考答案:（10010001）8421BCD3.在R进制数中，字符的取值范围为（）参考答案:0~R-14.在( )输入情况下，“与非”运算的结果是逻辑0。

参考答案:全部输入是15.逻辑函数 =（）。

参考答案:B第二章测试1.图1-68所示电路中均为CMOS门，多余输入端接错的是（）参考答案:D;A;B2.对CMOS门电路，以下说法正确的是 ( )。

参考答案:噪声容限与电源电压有关;输入端悬空会造成逻辑出错;输入端接510Ω的小电阻到地相当于接低电平3.下列各种门中，输入、输出端可互换使用的是( )参考答案:CMOS传输门4.设图1-69所示电路均为CMOS门电路，实现功能的电路是（）。

参考答案:B;D5.对同一逻辑门电路，分别使用正逻辑和负逻辑表示输入和输出之间的关系，其表达式（）参考答案:互为对偶式第三章测试1.半加器与全加器的主要区别：是否考虑来自低位的进位。

参考答案:对2.超前进位加法器比串行进位加法器速度慢。

参考答案:错3.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

参考答案:错4.编码与译码是互逆的过程。

参考答案:对5.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。

参考答案:错第四章测试1.触发器有两个状态，一个是稳态，一个是暂稳态。

参考答案:错2.存储8位二进制信息要4个触发器。

参考答案:错3.T触发器中，T=1时，触发器实现（）功能参考答案:翻转4.若JK触发器的现态为0，欲在CP作用后仍保持为0状态，则驱动方程应为（）参考答案:J=0,K=×5.已知R、S是由或非门构成的基本RS触发器的输入端，则约束条件为（）参考答案:RS=0第五章测试1.同步时序电路具有统一的时钟CP控制。

绪论单元测试1.世界上第一块集成电路芯片诞生于1947年。

（）A:错B:对答案:A第一章测试1.4位二进制数的最大数是1111B（）A:对B:错答案:A2.4位八进制数的最大数是8888O（）A:错B:对答案:A3.4位十六进制数的最大数是FFFFH（）A:对B:错答案:A4.与4位二进制数的最大值等值的十进制数是15（）A:错B:对答案:B5.与4位八进制数的最大值等值的十进制数是4038（）A:对B:错答案:B6.与4位十六进制数的最大值等值的十进制数为65535（）A:错B:对答案:B7.二进制数(1011.11)2 的十进制数是11.3（）A:错B:对答案:A8.十进制数 (26.335)10 转换成二进制数是= (11010.011) 2（）A:错B:对答案:A9.(000101010000)8421BCD 是(150)10也是(96)16（）A:错B:对答案:B10.用 BCD 码表示十进制数(36)10 = ( 00110111)8421BCD（）A:对B:错答案:B第二章测试1.两个变量的异或运算和同或运算之间是反逻辑的关系。

（）A:错B:对答案:B2.代入定理中对代入逻辑式的形式和复杂程度有限制。

（）A:对B:错答案:B3.将一个约束项写人逻辑函数式或不写入逻辑函数式,对函数的输出有影响。

（）A:对B:错答案:B4.将一个任意项写人逻辑函数式或不写入逻辑函数式,对函数的输出无影响。

（）A:对B:错答案:A5.去掉无关项才能得到更简单的逻辑函数化简结果。

（）A:错B:对答案:A6.逻辑运算是逻辑变量与及常量之间逻辑的算术运算，是数量之间的运算。

（）A:对B:错答案:B7.在逻辑代数中交换律和普通代数的运算规则是相同的。

（）A:错答案:B8.在逻辑代数中互补律和普通代数的运算规则是相同的。

（）A:对B:错答案:B9.反演定理是对任一逻辑式Y，若将式中与或互换、01互换，可以得到Y’ 。

数字电子技术(山东联盟-潍坊学院）知到章节测试答案智慧树2023年最新第一章测试1.十进制数25对应的八进制数为（）。

参考答案:312.八进制数34.5对应的二进制数为（）。

参考答案:011100.1013.与十进制数53.5等值的8421BCD码为（）。

参考答案:0101 0011.01014.与十进制数（12.5）10等值的二进制数为（）。

参考答案:1100.15.与八进制数(47.3)8等值的二进制数为（）。

参考答案:100111.0116.不同的数码只能用来表示数量的不同大小。

参考答案:错7.带有符号位的二进制负数的补码与原码相同。

参考答案:错8.格雷码具有任何相邻码只有一位码元不同的特性。

参考答案:对9.正数的反码是将符号位保持不变，其它各位都取反。

参考答案:错10.将8421BCD码加0011得到余3码，所以余3码也是一种恒权码。

参考答案:错第二章测试1.当逻辑函数有n个变量时,共有( )个变量取值组合?参考答案:2.逻辑函数F=A+B'+CD'的反函数F'= ( ）。

参考答案:A'B(C'+D)3.用卡诺图化简下列逻辑函数，最简表达式为（）。

参考答案:F(A,B,C,D)=A′B′+AC′+C′D +B′D′4.已知逻辑函数的真值表表所示,列出该函数的最小项表达式（）。

0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1参考答案:F=A'BC+AB'C+ABC'+ABC5.求一个逻辑函数F的对偶式,可将F中的( )。

参考答案:“·”换成“+”,“+”换成“·”;变量不变; 常数中“0”换成“1”,“1”换成“0”6.逻辑代数的三个重要规则是( ）。

参考答案:对偶规则; 代入规则; 反演规则7.逻辑代数最基本的逻辑关系有( )三种。

参考答案:非运算; 与运算; 或运算8.逻辑函数最小项的性质有（）。

数字电子技术II学习通课后章节答案期末考试题库2023年1.用ROM实现两个3位二进制数相乘的乘法器时,所需的容量为( )。

参考答案:26×6位2.一个存储矩阵有64行、64列,则存储阵列的存储容量为( )个存储单元。

参考答案:4K3.能实现线与逻辑功能的门电路是( )。

参考答案:CMOS漏极开路门4.模数转换器的转换精度与输出数字量的位数关系是( )。

参考答案:输出的数字量位数越多转换精度越高5.二进制译码器的作用是将输入的代码译成特定的信号输出。

参考答案:对6.如果要构成模52计数器,需要74LVC161( )片。

参考答案:27.关于时序电路与组合电路,下列说法错误的是( )。

参考答案:时序电路由触发器构成,不含组合电路8.下列电路,触发器在时钟信号CLK作用下,输出保持不变的是( )。

参考答案:图d9.常用的模数转换器中转换速度最快的是( )。

参考答案:并行比较型10.如下图所示的计数器在M=0时,为( )计数器。

参考答案:八进制11.如下图所示的计数器在M=1时,为( )计数器。

参考答案:七进制12.确定如下图所示计数器的模,它是( )。

参考答案:十进制计数器13.当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为竞争。

由竞争而可能产生输出干扰毛刺的现象称为冒险。

参考答案:对14.米利(Mealy)型时序逻辑电路的输出( )参考答案:与外部输入和内部状态都有关15.串行进位加法器的缺点是运算速度慢，优点是电路结构简单。

超前进位加法器的优点是运算速度快，缺点是电路结构复杂。

参考答案:对16.某触发器状态图如下,则该触发器为参考答案:T触发器17.当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。

参考答案:对18.三个D 触发器构成模8的同步二进制加法计数器的初态为101,经2016个时钟后,计数器状态为( )。

参考答案:10119.如图所示的数字逻辑部件。

第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.11.2.17.111.2.18.1.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3.011111‎110.011.3.4.521.3.5.1BD.A81.3.6.1111.11101.3.7.38551.3.8.28.3751.3.9.100010‎.111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binary‎l二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BC‎D码，4221BC‎D码，5421BC‎D1.4.5.（a）1.4.6.011001‎111001‎.10001.4.7.111111‎101.4.8.101010‎001.4.9.111111‎011.4.10.61.051.4.11.010110‎01.011101‎011.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16.100110‎000011‎1.4.17.521.4.18.110101.4.19.010111‎1.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII h ange美‎准码EBCDIC‎Extend‎e d Binary‎Coded Decima‎l Interc‎h ange Code 扩展二-十进制 ‎1.4.24.100101‎11.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.110111‎011.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略 1.5.2 110111‎01 1.5.3 010001‎01 1.5.4 111001‎10 补码形式 1.5.5 011111‎01 1.5.6 100010‎00 补码形式 1.5.7 111000‎10 补码形式 习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+， （b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯, 210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ） ,（c ） , （d ）1011 1.7 （a ） 0, （b ） 1111 1.8 110102‎ = 2610, 1011.0112 = 11.37510， 57.6438 = 71.818359‎37510， 76.EB 16 = 118.7510 1.9 110101‎001001‎2 = 65118 = D4916，0.100112‎ = 0.468 = 0.9816，101111‎1.011012‎ =137.328 = 5F.68161.10 168 = 1410，1728 = 12210，61.538 = 49.671875‎， 126.748 = 86.937510‎ 1.11 2A 16 = 4210 = 2 = 528， B2F 16 = 286310‎ = 2 = 54578，D3.E 16 = 211.87510 = 11.11102 = 323.78， 1C3.F916 = 451 2510 = 011.111110‎012 = 703.76281.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15 （a ）23, （b ）440, （c ）2777 1.16 198610‎ = = 000110‎011000‎011084‎21BCD ， 67.31110 = 1.010012‎ = 011001‎11.001100‎010001‎8421BC ‎D ，1.183410‎ = 1.001011‎2 = 0001.000110‎000011‎010084‎21BCD ， 0.904710‎ = 0.111001‎2 = 0000.100100‎000100‎011184‎21BCD1.17 1310 = 000100‎118421‎B CD = 010001‎10XS3 = 1011Gr‎a y， 6.2510 = 0110.001001‎018421‎B CD = 1001.010110‎00XS3 = 0101.01Gray‎，0.12510= 0000.000100‎100101‎ = 0011.010001‎101000‎X S3 = 0.001 Gray8421BC‎D1.18 101102‎= 11101 Gray，010110‎2 = 011101‎ Gray1.19 110110‎112 = 001000‎011001‎8421BC‎D，45610 = 010001‎010110‎8421BC‎D，1748=001001‎110100‎8421BC‎D，2DA16 = 011100‎110000‎8421BC‎D，101100‎112421‎B CD = 010100‎118421‎B CD，110000‎11XS3 = 100100‎008421‎B CD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原‎=10110反‎=10111补‎1.21 010100‎原= 010100‎补，101011‎原= 110101‎补，110010‎原= 101110‎补，100001‎原=111111‎补1.22 1310 = 000011‎01补，11010 = 011011‎10补，-2510 = 111001‎11补，-90 = 101001‎10补1.23 011100‎00补= 11210，000111‎11补= 3110，110110‎01补= -3910，110010‎00补= -56101.24 100001‎1100000‎1101010‎1101010‎0100100‎1100111‎1 100111‎0010000‎1010000‎0100100‎0 110100‎1 110011‎1 110100‎0 010000‎0 101011‎0 110111‎1 110110‎0 111010‎0 110000‎1 110011‎1 110010‎11.25 010001‎0101100‎0010000‎0011110‎1010000‎0011001‎0 011010‎1010111‎1101100‎1010001‎01.26 BEN SMITH1.27 000001‎10 100001‎101.28 011101‎10 100011‎10第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习2.2.1. F A B=⋅2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transi‎s itor Transi‎s tor Logic1.31 Comple‎m entar‎y Metal Oxide Semico‎d uctor‎1.32 高级肖特基T‎T L， 高级‎ 肖特基‎T TL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基T‎T L1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD2.4 （a ）0 （b ）1 （c ）0 （d ）0 2.5 （a ）0 （b ）0 （c ）1 （d ）0 2.6 （a ）1 （b ）1 （c ）1 （d ）1 2.7 （a ）4 （b ）8 （c ）16 （d ）32 2.8 （a ）3 （b ）4 （c ）5 （d ）6 2.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 011A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 11110 1 1 11 0 0 01 0 1 11 1 0 01 1 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.18=⋅⋅⋅2.19 Y AB BC DE F=⋅⋅2.20 Y AB CD EF2.21 102.22 402.23 当TTL反相‎器的输出为3‎V，输出是高电 ‎，红灯亮。

Digital Logic Circuits 数字逻辑电路智慧树知到课后章节答案2023年下南京理工大学南京理工大学第一章测试1.The number of values that can be assigned to a bit are ( )答案:twopared to analog systems, digital systems ( )答案:are less prone to noise3.The term bit means ( )答案:both answers (b) and (c)4. A quantity has continuous value is ( )答案:an analog quantity5.Verilog HDL is a ( )答案:computer language6. A category of digital integrated circuits having functions that can be altered isknown as fixed-function logic.答案:错7.Data are information only in numeric.答案:错8.Two broad types of digital integrated circuits are fixed-function andprogrammble.答案:对9.The nonrecurring engineering (NRE) cost for an ASIC design is normally low.答案:错10.There is an “invalid” region between the input ranges for logic 0 and logic 1答案:对第二章测试1.For the binary number 10000, the weight of the column with the 1 is ( )答案:162.The 2’s complement of 1000 is ( )答案:10003.The fractional binary number 0.11 has a decimal value of ( )答案:¾4.The number 1100 in BCD is ( )答案:invalid5.An example of an unweighted code is ( )答案:Gray code6.An example of an alphanumeric code is ( )答案:ASCII7.The overflow occurs when adding the following 8-bit two’s complementnumber:01011101+00110001答案:对8.The overflow does NOT occur when adding the following 8-bit two’scomplement number:10111111+11011111答案:对9.In general, we need at most bits to express the product when multiplying ann-bit number by an m-bit number.答案:错10.An addition overflows if the addends’ signs are the same but the sum’s sign isdifferent from the addends’.答案:对第三章测试1.The Boolean expression A. 1 is equal to ( ).答案:A2.The Boolean expression A + 1 is equal to ( ).答案:13.The Boolean equation AB + AC = A(B+ C) illustrates ( )答案:the distribution law4.The associative law for addition is normally written as ( )答案:(A + B) + C = A + (B + C)5. A Boolean expression that is in standard SOP form is ( )答案:has every variable in the domain in every term6.Adjacent cells on a Karnaugh map differ from each other by答案:one variable7.SOP standard form is useful for constructing truth tables or for implementinglogic in PLDs.答案:对8.Logic simplification is still useful in nowadays FPGA designs.答案:错9.In synthesis, a netlist will be generated to describe the circuit completely.答案:对10.In FPGA design, the step that “maps” the design from the netlist to fit it to atarget device is known as "programming".答案:错第四章测试1.The 74138 decoder can also be used as ( ).答案:a DEMUX2.Assume you want to decode the binary number 0011 with an active-LOWdecoder. The missing gate should be ( ).答案:a NAND gate3.To expand a 2-bit parallel adder to a 4-bit parallel adder, you must ( ).答案:use two 2-bit adders with the carry output of one connected to the carry input of the other4.If an hex-to-binary priority encoder has its 0, 3, 6, and 14 inputs at the activelevel, the active-HIGH binary output is ( ).答案:11105.The continuous assignmentassign OUT = select ? A : B;specifies the condition that OUT = ( )if select = 1, else OUT = ( )if select = 0.答案:A, B6.Consider the initial block in the following:initialbeginA = 0;B = 0;#10 A = 1;#20 A = 0; B = 1;EndThen at t = 30, A is changed to ( ) and B to ( ).答案:0,17.The initial statement executes only once, starting from simulation time 0,and may continue with any operations that are delayed by a given number of time units.答案:对8.In Verilog HDL, the definitions of modules are allowed to be nested.答案:错9.The value z represents an unknown logic value in Verilog HDL.答案:错10.In Verilog HDL, ~(1010) is (0101), and !(1010) is 0.答案:对第五章测试1. The output of a D latch will not change if ( ).答案:Enable is not active2.The D flip-flop shown will ( ).答案:toggle on the next clock pulse3.For the J-K flip-flop shown, the number of inputs that are asynchronous is( ).答案:24.Assume the output is initially HIGH on a leading edge triggered J-K flip flop.For the inputs shown, the output will go from HIGH to LOW on which clock pulse?答案:35.The time interval illustrated is called ( ).答案:t PLH6.The advantage of dynamic RAM over static RAM is that ( ).答案:it is simpler and cheaper7.An asynchronous reset signal will override the clock on a FF.答案:对8.In Verilog HDL, an initial behavioral statement executes only once.答案:对9.In a Moore model, the outputs of the sequential circuit are not synchronizedwith the clock.答案:错10.The output of the Mealy machine is the value that is present immediatelybefore the active edge of the clock.答案:对第六章测试1.To cause a D flip-flop to toggle, connect the ( ).答案:2. A 4-bit binary counter has a terminal count of ( ).答案:153.Assume the clock for a 4-bit binary counter is 80 kHz. The output frequencyof the fourth stage (Q3) is ( ).答案:5 kHz4. A 4-bit parallel-in/parallel-out shift register will store data for ( ).答案:1 clock period5.An advantage of a ring counter over a Johnson counter is that the ringcounter ( ).答案:is self-decoding6. A possible sequence for a 4-bit ring counter is ( ).答案:… 1000, 0100, 0010 …7. A divide‐by‐N-counter is a counter that goes through a repeated sequence ofN states, and it is also known as a modulo‐N counter.答案:对8.For counters with unused states, it is necessary to ensure that the circuiteventually goes into one of the valid states so that it can resume normaloperation.答案:对9.For transmission, data from a UART is sent in synchronous parallel form.答案:错10.The maximum modulus of a counter is , where n is the number of stages (flip-flops) in the counter.答案:错第七章测试1.Static RAM is ( ).答案:volatile read/write memory2. A nonvolatile memory is one that ( )答案:retains data without power applied3.The advantage of dynamic RAM over static RAM is that ( ).答案:it is simpler and cheaper4. A 4-bit parallel-in/parallel-out shift register will store data for ( ).答案:1 clock period5.When data is read from RAM, the memory location is ( ).答案:unchanged6.The first step in a read or write operation for a random access memory is to( ).答案:place a valid address on the address bus7.Address multiplexing can reduce the number of pins in the IC package.答案:对8.One of the major applications of SRAMs is in cache memories in computers.答案:对9.RAM is used in a computer to store the BIOS (Basic Input/Output System.答案:错10.Memory expansion is accomplished by adding an appropriate number ofmemory chips to the address, data, and control buses.答案:对第八章测试1.The number of comparators required in a 10-bit flash ADC is ( ).答案:10232.If an anti-aliasing filter is not used in digitizing a signal the recovery process( )答案:may include alias signals3.An anti-aliasing filter should have ( )答案:4. A reconstruction filter ( ).答案:all of the above5.The ( ) of the A/D converter determines how close the actual digital outputis to the theoretically expected digital output for a given analog input.答案:accuracy6.The ( ) of ADC is determined by the number of bits it uses to digitize an inputsignal.答案:resolution7.An ADC is an analog data component答案:错8. A higher sampling rate is more accurate than a lower sampling rate for agiven analog signal.答案:对9.Two types of DAC are the binary-weighted input and the R/2R ladder.答案:对10.The Integral Nonlinearity of an ADC defines the maximum deviation of theADC transfer function from the best-fit line.答案:对。

绪论单元测试1.电子技术包括数字电子技术和模拟电子技术。

A:对B:错答案:A2.声音是离散量。

A:对B:错答案:B3.汽车数是离散量。

A:对B:错答案:A第一章测试1.数字集成电路的集成度是指每一芯片所包含的门的个数。

A:错B:对答案:B2.数字信号是在时间上离散但数值上连续的信号。

A:错B:对答案:A3.二值逻辑是用0、1来表示事物的大小关系。

A:对B:错答案:B4.逻辑变量的取值，１比０大。

A:对B:错答案:B5.格雷码具有任何相邻码只有一位码元不同的特性。

A:对B:错答案:A6.十进制数24转换为二进制数，结果为。

A:11000B:10100C:10010答案:A7.8421BCD码00010111表示的十进制数是。

A:27B:13C:23D:17答案:D8.事件的全部条件都满足事件才发生，表示的是逻辑。

A:与B:或C:与非D:非答案:A9.逻辑函数的真值表、逻辑函数表达式、逻辑图、波形图及卡诺图之间可以相互转换。

A:错B:对答案:B10.逻辑函数的输入全部为0时，输出为1，表示的是逻辑。

A:与非B:或C:与D:或非答案:A第二章测试1.真值表和卡诺图都具有唯一性。

A:错B:对答案:B2.已知下列结果中正确的是。

A: Y＝AB:Y＝A＋BC:Y＝B答案:B3.一个3输入表决电路，只有3个输入都为0，输出才为1，则该电路的逻辑关系是。

A:或非B:与非C:与答案:A4.函数F(A,B,C)=AB+BC+AC的最小项表达式为。

A:F(A,B,C)=∑m（2，4，6，7）B:F(A,B,C)=∑m（0，2，3，4）C:F(A,B,C)=∑m（0，2，4）D:F(A,B,C)=∑m（3，5，6，7）答案:D5.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。

A:对B:错答案:B6.逻辑函数的卡诺图如图所示，其最简表达式为A:B:C:D:答案:AB7.下列逻辑表示式正确的是。

A:B:C:D:答案:B第三章测试1.以下电路中常用于总线应用的有：A:OD门B:三态门C:OC门D:CMOS与非门答案:B2.在CMOS逻辑门中，为实现“线与”，应选用：A:OC门B:异或门C:与非门D:OD门答案:D3.标准CMOS电路74HC系列的电源电压值是：A:4.75V～5.25VB:2V～6VC:2V～5.5VD:3V～18V答案:B4.CMOS数字集成电路与TTL数字集成电路相比突出的优点是：A:电源范围宽B:高速度C:高抗干扰能力D:微功耗答案:ACD5.对于TTL与非门闲置输入端的处理，可以：A:通过电阻3kΩ接电源B:接地C:与有用输入端并联D:接电源答案:ACD6.三态门输出高阻状态时，正确的说法是：A:相当于悬空B:测量电阻指针不动C:用电压表测量指针不动D:电压不高不低答案:ABC7.CMOS电路OD门（漏极开路门）的输出端可以直接相连，实现线与。

第一章1、每种进位计数制中允许使用的数码总数称为基数。

A.对B.错答案: 对2、几种常用的数制有二进制，十进制和二十进制。

A.对B.错答案: 错3、二进制数的进位规则是“逢二进一”，其进位基数为2，每位数码的取值只能是1或2。

A.对B.错答案: 错4、十进制数转换成二进制数的方法是整数部分除2取余，小数部分乘2取整。

A.对B.错答案: 对5、用4位二进制数表示1位十进制数就是8421BCD码。

A.对B.错答案: 对6、布尔代数中的“0”或“1”可以对应于继电器中的两个状态“开”或“关”，并且布尔代数中的各种逻辑运算都可以通过继电器的开关控制来实现。

A.对B.错答案: 对7、逻辑1比逻辑0大（）。

A.对B.错答案: 错（）8、可编程集成电路的发展，使得硬件电路的设计可以象开发软件一样通过编程来实现。

A.对B.错答案: 对9、格雷码具有任何相邻码只有一位码元不同的特性。

（）A.对B.错答案: 对10、十六进制数18比十进制数18小。

A.对B.错答案: 错第二章1、逻辑代数中每一位的组成是0，1二值逻辑。

A.对B.错答案: 对2、在逻辑电路中有两种逻辑体制：用“1”表示高电位，“0”表示低电位的，称为正逻辑体制。

A.对B.错答案: 对3、真值表就是将自变量的各种可能的取值组合与其因变量的值一一列出来的表格形式。

A.对B.错答案: 对4、异或表示当两个输入变量相同时输出为1；相异时输出为0。

A.对B.错答案: 错5、在任何一个含变量A的等式中，将其中所有的A均用逻辑函数Y来取代，则等式仍然成立，这个规则称为代入规则。

A.对B.错答案: 对6、逻辑电路中，不同逻辑函数之间不能相互转换。

A.对B.错答案: 错7、已知有4个逻辑变量，它们能组成的最大项的个数为（），这4个逻辑变量的任意2个最小项之积恒为（）。

A.16，1B.16，0C.8,0D.8,1答案: 16，08、逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。

数字电子技术（山东工商学院）知到章节测试答案智慧树2023年最新第一章测试1.工作信号是模拟信号的电路称为数字电路。

参考答案:错2.将二进制数转换成十进制数。

（1100100）二进制=（）十进制参考答案:1003.将十六进制数转换成二进制数。

（ CD ）十六进制=（）二进制参考答案:110011014.二进制数减法运算，0110-0101= 0001。

参考答案:对5.逻辑代数有三个重要的运算规则，不是三规则的是（）参考答案:对等规则6.=1参考答案:对7.已知真值表如右表所示，输入变量A、B，输出变量F；写出与真值表对应的逻辑函数表达式（）A B F0 0 10 1 11 0 11 1 0参考答案:;8.化简， =（）。

参考答案:B9.化简 =（）。

参考答案:第二章测试1.组合逻辑电路的输出不仅仅与此刻电路的输入状态有关，还与电路过去的状态相关，电路中具有反馈环节，电路具有记忆存储功能。

参考答案:错2.组合逻辑电路的设计步骤一般为（）参考答案:根据逻辑表达式画出逻辑电路图;选定门电路的类型和型号，按照门电路类型和型号变换逻辑表达式;将实际逻辑问题抽象成真值表;根据真值表写逻辑表达式，并化成最简式3.优先编码器可同时输入多个信号，但是只对优先级别最高的输入信号进行编码并输出参考答案:对4.普通编码器要求任何时刻只能有一个输入信号。

现有4个输入信号X3，X2，X1，X0，需要2位二进制数A1，A0进行编码。

功能表如右表所示，写出普通编码器输出变量逻辑表达式（）。

X3 X2 X1 X0 A1 A00 0 0 1 0 00 0 1 0 0 10 1 0 0 1 01 0 0 0 1 1参考答案:A1=X3+X2;A0=X3+X15.输入是3位数的二进制译码器输出8种状态。

参考答案:对6.译码器的应用主要有地址分配、数据分配以及实现组合逻辑函数；右图所示译码器电路，其实现的函数是（）。

参考答案:7.对于4选1数据选择器，数据选择线为A1A0二条线，输入数据线为D0D1D2D3四条数据线；输出Y的表达式如下：当A1A0=01，D0D1D2D3=0101时，Y=1参考答案:对8.74LS151是8选1数据选择器，按右图连接电路，输出Y可以实现函数是（）。