数字电路时钟系统

基于数字电路基础设计电子时钟电路

姓名：丁维 学号：20098149 班级：09电子一班 指导教师：付老师

一、设计目的

1. 熟悉集成电路的引脚安排。

2. 掌握各芯片的逻辑功能及使用方法。

3. 了解数字钟的组成及工作原理。

4. 熟悉数字钟的设计与制作。

数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。

二、设计要求

1.显示时，分，秒，其中分和秒用60进制，时针用24进制

2.能够进行校时，可以对数字钟进行调时间

3.能够正点报时（用555产生断续音频信号）；

三、设计方案比较

方案一、采用中小规模集成电路实现

采用集成逻辑电路设计具有能实现，时、分、秒计时功能和定点报时功能，计时模块采用时钟信号触发，不需要程序控制。

方案二：EDA技术实现

采用EDA作为主控制器外围电路进行电压，时钟控制、键盘和LED控制。但此方案逻辑电路复杂，外围设备多，灵活性较低，不利于扩展

方案三、单片机编程实现 此方案采用单片机编程来设计和控制。

综上，根据自身的知识和方案比较，采用方案一，因为方案一简便灵活，扩展性好，同时符合此次数子电子知识设计的要求。

四、设计过程和说明

1.数字电子钟计时和显示功能的实现

（1）采用两片十进制计数器74LS160N扩展连接，设计60进制的计数器，显示0到59，在59时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到59。（图）

上图（1）为秒钟的连线图，（2）为分针的连线图

（2）24进制亦采用两片十进制计数器74LS160N扩展连接，设计24进制的计数器，显示0到23，在23时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到23（图）

课程设计报告

数字电路电子时钟设计

姓 名 芦冲锋

班 级 11级物理学一班

学 号 *********

专 业 物理学

指导教师 李研达

数字电路电子时钟设计

摘 要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计通过简单的芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲，用74LS160（十进制计数器）、74LS48（七段显示译码管的驱动）等连接成的60和24进制的计数器，再通过数码管显示，构成简单数字时钟。其中还包括校时功能。此数字钟电路由振荡器、分频器、校时电路、显示译码电路组成。本实验采用Multisim软件进行仿真，仿真结果显示此电路能完成上述要求，可实现上述一系列功能。

关键词：数字时钟、计数器、555定时器、校时功能、仿真测试

1 引言

20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字中作为人们日常生活中必不可少的物品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便，由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜，使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的，研究数字钟及扩大其应用，有着非常现实的意义。

1

摘 要

在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。

数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、整体清零等附加功能。干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。计数器用的是74LS90。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。整体清零电路是根据74LS90计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”显示数字清零。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的

关键词 分频 计数 译码 报时 清零 校时校分 触发 逻辑

2

目 录

引言

1 设计目的............................................................ ..............................................5

时钟电路设计概述-数字电路设计

本⽂⼀般性地讲解了数字电路设计中的时钟电路设计，包括有源晶振，⽆源晶振，时钟缓冲器，并探讨了有

关EMC，端接电阻和信号完整性的设计要点，设计经验来⾃于⽣花通信（Signalsky）的数字电路设计⼯程师。

时钟信号产⽣电路

先看图1中的两个时钟电路，不⽤我说，相信读者⼀眼就可以看得出来，左边的那个是有源晶振电路，右边的是⽆源晶

振电路。

图1 两个时钟电路

振荡器就是可以产⽣⼀定频率的交变电流信号的电路

晶体振荡器，简称晶振，是利⽤了晶体的压电效应制造的，当在晶⽚的两⾯上加交变电压时，晶⽚会反复的机械变形

⽽产⽣振动，⽽这种机械振动⼜会反过来产⽣交变电压。当外加交变电压的频率为某⼀特定值时，振幅明显加⼤，⽐

其它频率下的振幅⼤得附加外部时钟电路，⼀般是⼀个放⼤反馈电路，只有⼀⽚晶振是不能实现震荡的多，产⽣共

振，这种现象称为压电谐。

晶振相对于钟振⽽⾔其缺陷是信号质量较差，通常需要精确匹配外围电路（⽤于信号匹配的电容、电感、电阻等），

更换不同频率的晶体时周边配置电路需要做相应的调整。

如果把完整的带晶体的振荡电路集成在⼀块，可能再加点其它控制功能集成到⼀起，封装好，引⼏个脚出来，这就是

有源晶振，时钟振荡器，或简称钟振。英⽂叫Oscillator，⽽晶体则是Crystal。可以说Oscillator是Crystal经过深加⼯

的产品，⽽Crystal是原材料。好多钟振⼀般还要做⼀些温度补偿电路在⾥⾯。让振荡频率能更加准确。

相对于⽆源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，⽽且价格⾼。

典型⽆源晶振电路

图2是典型的⽆源晶振电路。

图2 典型的⽆源晶振电路

与晶振并联的电阻的作⽤

与晶振并联的电阻R4是反馈电阻，是为了保证反相器输⼊端的⼯作点电压在VDD/2，这样在振荡信号反馈在输⼊端

时，能保证反相器⼯作在适当的⼯作区。虽然去掉该电阻时，振荡电路仍⼯作了。但是如果从⽰波器看振荡波形就会不⼀致了，⽽且可能会造成振荡电路因⼯作点不合适⽽停振。所以千万不要省略此电阻。这个电阻是为了使本来为逻