下载文档原格式
FPGA实验指导书——DE2开发板使用实验昆明理工大学实验一 DE2的顶层默认程序这个实验为用户提供连接分配和顶层Verilog模块，这个模块也是这本手册所有其他实验的基础性模块。
这个实验产生的编程文件是DE2开发板在出货时作为默认载入开发板的编程文件。
本实验将介绍如何编译工程并把生成的编程文件下载到DE2开发板中。
启动开发板（1）将USB线和电源连接到DE2板上。
（2）按下电源开关，这时电源指示灯会被点亮。
（3）你将看到以下现象：●所有的LED灯都闪烁。
●所有七段数码管从0到F循环显示。
●液晶屏显示“Welcome to the Altera DE2 Board”。
●在VGA显示器上显示欢迎信息。
●将开关SW17置OFF，从LINEOUT插座输出1khz正弦波的声音；将开关SW17置ON并将一个MP3播放器的输出接到DE2板的LINE—IN端口，可从耳机里听到MP3播放的音乐。
●若将麦克风接到DE2板的MIC端口上，这样用户的声音可与MP3播放器混合。
Cyclone II中的顶层verilog模块这部分将介绍一个Quartus II工程中所需要的所有组件。
它将让你了解如何使用Quartus II将代码转换成数据流下载的整个设计流程。
按照以下步骤进行：（1）打开Quartus II 软件。
（2）点击File→Open Project ，如图1.1。
（3）在D:\DE2_System_v1.5\DE2_demonstrations\DE2_Default目录下选中DE2_Default.qpf工程文件打开。
（4）在“Project Navigator”工程导航区可查看该工程的层次、包含的所有文件、设计单元等信息。
其中“File”下列出了整个工程包含的所有文件。
双击顶层设计文件DE2_Default.v，可以看到文件的内容和I/O口的声明。
在对每个引脚声明时加上了详细的注释，以便用户更好的明白每个引脚的功能。
目录第1章FPGA系统 (1)1.1 系统简介 (1)1.2 系统功能特点 (1)1.3 开发平台标准配置 (2)1.4 功能模块介绍 (2)1.4.1 电源 (2)1.4.2 系统时钟 (3)1.4.3 LED灯 (3)1.4.4 8位拨码开关 (3)1.4.5 数码管显示 (4)1.4.6 键盘阵列 (5)1.4.7 独立矩形波信号源 (5)1.4.8 蜂鸣器 (6)第2章基础门电路及触发器 (8)2.1 实验一基本门电路 (8)2.1.1 实验目的 (8)2.1.2 实验内容 (8)2.1.3 实验原理及说明 (8)2.1.4 实验步骤 (8)2.1.5 参考程序及引脚分配 (9)2.2 实验二基本触发器 (10)2.2.1 实验目的 (10)2.2.2 实验内容 (10)2.2.3 实验原理及说明 (10)2.2.4 实验步骤 (10)2.2.5 参考程序及引脚分配 (11)2.3 实验三3-8译码器 (13)2.3.1 实验目的 (13)2.3.2 实验内容 (13)2.3.3 实验原理 (13)2.3.4 实验步骤 (13)2.3.5 参考程序及引脚分配 (14)2.4 实验四8—3编码器 (15)2.4.1 实验目的 (15)2.4.2 实验内容 (15)2.4.3 实验原理 (15)2.4.4 实验步骤 (15)2.4.5 参考程序及引脚分配 (16)2.5 实验五BCD八段显示译码器 (17)2.5.1 实验目的 (17)2.5.2 实验内容 (17)2.5.4 实验步骤 (17)2.5.5 参考程序及引脚分配 (17)2.6 实验六四选一数据选择器 (19)2.6.1 实验目的 (19)2.6.2 实验内容 (19)2.6.3 实验原理及说明 (19)2.6.4 实验步骤 (19)2.6.5 实验参考程序及引脚分配： (20)2.7 实验七数值比较器 (21)2.7.1 实验目的 (21)2.7.2 实验内容 (21)2.7.3 实验原理及说明 (21)2.7.4 实验步骤 (21)2.7.5 参考程序及引脚分配 (22)2.8 实验八4位二进制加法器 (23)2.8.1 实验目的 (23)2.8.2 实验内容 (23)2.8.3 实验原理及说明 (23)2.8.4 实验步骤 (24)2.8.5 参考程序及引脚分配 (24)2.9 实验九4位二进制乘法器 (26)2.9.1 实验目的 (26)2.9.2 实验内容 (26)2.9.3 实验原理及说明 (26)2.9.4 实验步骤 (27)2.9.5 参考程序及引脚分配 (27)第3章逻辑电路 (31)3.1 实验十移位寄存器 (31)3.1.1 实验目的 (31)3.1.2 实验内容 (31)3.1.3 实验原理 (31)3.1.4 实验步骤 (31)3.1.5 参考程序及引脚分配 (31)3.2 实验十一串行并行转换 (33)3.2.1 实验目的 (33)3.2.2 实验内容 (33)3.2.3 实验原理及说明 (33)3.2.4 实验步骤 (34)3.2.5 参考程序及引脚分配 (34)3.3 实验十二单时钟同步可逆计数器 (35)3.3.1 实验目的 (35)3.3.2 实验内容 (35)3.3.3 实验原理及说明 (36)3.3.5 参考程序及引脚分配 (36)3.4 实验十三顺序脉冲发生及其检测 (38)3.4.1 实验目的 (38)3.4.2 实验内容 (38)3.4.3 实验原理及说明 (38)3.4.4 实验步骤 (39)3.4.5 参考程序及引脚分配 (39)3.5 实验十四按键数码管循环左移显示 (41)3.5.1 实验目的 (41)3.5.2 实验内容 (41)3.5.3 实验原理 (41)3.5.4 实验步骤 (42)3.5.5 参考程序和引脚分配 (42)3.6 实验十五电子时钟 (45)3.6.1 实验目的 (45)3.6.2 实验内容 (45)3.6.3 实验原理 (46)3.6.4 实验步骤 (46)3.6.5 参考程序及引脚分配 (46)3.7 实验十六按键控制 (52)3.7.1 实验目的 (52)3.7.2 实验内容 (52)3.7.3 实验原理 (52)3.7.4 实验步骤 (53)3.7.5 参考程序及引脚分配 (53)第4章FPGA综合应用 (60)4.1 实验十七数字密码锁 (60)4.1.1 实验目的 (60)4.1.2 实验内容 (60)4.1.3 实验原理 (60)4.1.4 实验步骤 (61)4.1.5 参考程序及引脚分配 (61)4.2 实验十八智力抢答器 (66)4.2.1 实验目的 (66)4.2.2 实验内容 (66)4.2.3 实验原理及说明 (66)4.2.4 实验步骤 (67)4.2.5 参考程序及引脚分配 (68)4.3 实验十九自动售货机 (74)4.3.1 实验目的 (74)4.3.2 实验内容 (74)4.3.3 实验原理 (74)4.3.4 实验步骤 (75)4.3.5 参考程序和引脚分配 (75)4.4 实验二十数字频率计 (80)4.4.1 实验目的 (80)4.4.2 实验内容 (80)4.4.3 实验原理 (80)4.4.4 实验步骤 (81)4.4.5 参考程序及引脚分配 (81)第1章 FPGA系统1.1系统简介FPGA系统教学开发平台采用国际著名可编程逻辑器件公司Altera 的Cyclone系列5万门芯片为核心，整个平台采用模块化设计，各种模块可以自由组合，同时提供丰富的扩展接口，非常适合于FPGA初学者。
Spartan-3E XC3S250E-4VQ100实验板用户使用说明第一章概述1、实验板资源Xilinx器件：Spartan-3E XC3S250E-4VQ100，XCF02SV020C（Platform Flash）时钟：50MHz晶体时钟振荡器；电源：USB接口供电，三路电源管理IC；接口：JTAG下载接口，PS/2，RS-232串行接口，4个按键开关，八个LED灯，4*4矩阵键盘，蜂鸣器；显示：VGA显示端口，4位七段数码管；存储器：EEPROM；图1-1 实验板资源示意图图1-2 实验板2、Spartan-3E XC3S250E-4VQ100简介主芯片：Spartan-3E XC3S250E-4VQ100CLB资源：•Rows: 34•Columns: 26•Total CLBs: 612Slice资源：•Total Slices: 2,448存储资源：•Distributed RAM Bits: 38K•Block RAM Bits: 216K时钟管理器：•DCM: 4逻辑单元：•System Gates: 250K•Equivalent Logic Cells: 5,508乘法器：•Dedicated Multipliers: 12I/O：•Total I/O：100•User I/O: 683、电源管理模块输入：5V DC，由USB接口提供；输出：3.3V DC,2.5V DC,1.2V DC。
图1-3 电源管理电路•VDD=3.3V：VDD引脚为I/O引脚，为I/O提供驱动电压。
•V AUX=2.5V：为JTAG模块和程序下载配置模块供电•VINT=1.2V：为内部调压器供电4、时钟/复位模块图1-4 时钟电路系统时钟由外部晶振提供，频率为50MHz，时钟的输入直接连到Bank0的输入全局缓冲I/O，时钟输入也可以连接到相应的DCM。
FPGA的Bank0的I/O的电压是由P82和P97供给的，板上已经将这两个引脚连接到3.3V，晶振可以达到预期的工作效果。
目 录第一章综述 (1)核心板介绍EP1C12核心板资源介绍 (1)EP2C35核心板资源介绍 (2)FPGA开发板介绍FPGA开发板资源介绍 (4)第二章 系统模块功能介绍 (7)EP1C12核心板模块说明EP1C12F324C8芯片说明 (9)NOR FLASH模块说明 (10)SRAM模块说明 (11)FPGA接口I/O说明 (12)EP2C35核心板模块说明EP2C35F484C8芯片说明 (19)NOR FLASH模块说明 (20)SRAM模块说明 (21)S D R A M模块说明 (22)NAND FLASH模块说明 (23)FPGA接口I/O说明 (24)核心板使用注意事项 (29)FPGA开发平台模块说明液晶显示模块 (31)RTC实时时钟模块 (33)USB接口模块 (33)音频CODEC接口模块 (34)EEPROM存储模块 (35)数字温度传感器模块 (36)其它功能模块 (37)FPGA开发平台使用注意事项 (38)第三章 软件的安装 (39)QUARTUSII的安装 (39)QUARTUSII的授权 (46)NIOSII IDE的安装 (51)附表一核心板载资源与FPGAEP1C12I/O接口对照表 (55)附表二核心板载资源与FPGAEP2C35I/O接口对照表 (60)附表三EP1C12/ EP2C35与开发板硬件资源I/O接口对照表 (66)第一章综述FPGA开发平台是根据现代电子发展的方向，集EDA和SOPC系统开发为一体的综合性实验开发系统，除了满足高校专、本科生和研究生的SOPC教学实验开发之外，也是电子设计和电子项目开发的理想工具。
整个开发系统由核心板、SOPC开发平台和扩展板构成，根据用户不同的需求配置成不同的开发系统。
系统根据用户不同的设计需求来更换其它不同系列的核心板，如： EP1C12、EP2C20、EP3C25等。
所以，不管从性能上而言，还是从系统灵活性上而言，无论您是初学者，还是资深硬件工程师，它都会成为您的好帮手。
《FPGA设计与应用》实验指导书熊利祥编武汉理工大学华夏学院2011年9月前言一、实验课目的数字电路与系统设计实验课是电子工程类专业教学中重要的实践环节，包括了ISE开发环境基本操作及FPGA的基本原理、基带传输系统的设计、Uart串口控制器电路的设计、PS/2接口的设计、VGA显示接口设计。
要求学生通过实验学会正确使用EDA技术，掌握FPGA器件的开发，熟练使用ISE开发环境，掌握Verilog语言的编程，掌握数字电路和系统的设计。
通过实验，使学生加深对课堂专业教学内容的理解，培养学生理论联系实际的能力，实事求是，严谨的科学作风，使学生通过实验结果，利用所学的理论去分析研究EDA技术。
培养学生使用Basys 2开发板的能力以及运用实验方法解决实际问题的能力。
二、实验要求：1.课前预习①认真阅读实验指导书，了解实验内容；②认真阅读有关实验的理论知识；③读懂程序代码。
2.实验过程①按时到达实验室；②认真听取老师对实验内容及实验要求的讲解；③认真进行实验的每一步，观察程序代码与仿真结果是否相符；④将实验过程中程序代码和仿真结果提交给老师审查；⑤做完实验后，整理实验设备，关闭实验开发板电源、电脑电源后方可离开。
3.实验报告①按要求认真填写实验报告书；②认真分析实验结果；③按时将实验报告交给老师批阅。
三、实验学生守则1．保持室内整洁，不准随地吐痰、不准乱丢杂物、不准大声喧哗、不准吸烟、不准吃东西；2.爱护公务，不得在实验桌及墙壁上书写刻画，不得擅自删除电脑里面的文件；3.安全用电，严禁触及任何带电体的裸露部分，严禁带电接线和拆线；4.任何规章或不按老师要求操作造成仪器设备损坏须论价赔偿。
目录实验一Uart通用串口接口的设计 (4)实验二PS/2接口的设计 (28)实验三VGA显示接口设计 (30)附录一 basys 2开发板资料 (36)实验一 Uart串口控制接口电路的设计一、实验目的1.掌握分频模块的设计方法。
FPGA教学实验板说明书西安邮电学院计算机系电子科学信息与技术实验室2009-10-29FPGA教学实验板说明书Altera公司FLEX 10K系列FPGA芯片,具有高密度，低成本，低功耗的特点，属于查找表型逻辑单元结构，其不仅具有实现普通逻辑功能的逻辑阵列，而且具有实现“宏函数”的嵌入式阵列，因而可以实现高效存储器和特殊的逻辑功能.本系统选用EPF10K10作为系统核心，外部辅以单片机AT89C51，串行数模转换器TLC5615，串行模数转换器ADC0832等构成FPGA教学实验板硬件电路，能够提供VerilogHDL和FPGA设计两门课程教学实验的验证，内容包括：键盘扫描，数码管和LCD显示，LED指示，单片机，蜂呜器，I2C总线接口器件，外部扩展等，还可以用于课程设计或者毕业设计等实验。
系统基本组成如图-1所示。
图-1现将各部分分述如下：1.EPF10K10芯片简介及扩展端口说明（1）FLEX 10K系列芯片简介EPF10K10属于Altera公司FLEX 10K系列FPGA芯片,内部结构灵活，内嵌存储块，属于查找表型逻辑单元结构，FLEX 10K是工业界第一个嵌入式的PLDs，具有高密度，低成本，低功耗的特点。
FLEX 10K 把连续的快速通道互连与独特的嵌入式阵列结构相结合，同时又兼收并储了众多可编程逻辑器件的优点来完成普通门阵列的宏功能。
FLEX 10K器件的嵌入式阵列和逻辑阵列能够让设计人员轻松地开发出集存储器、数字信号处理器及特殊逻辑等强大功能于一体的芯片。
Altera FLEX 10K系列主流器件如表—1所示。
FPGA FLEX 10K系列主流器件FLEX10K系列器件具有以下特性：高密度阵列嵌入式编程逻辑器件系列；0.5μmCMOS SRAM工艺制造；在电路可配置；所有I/O 端口有输入/输出寄存器；快速有效地实现特大规模电路，包括存储器、DSP、专用算术逻辑、微处理器和微控制器等；专用进位链路，可实现快速加法器和计数器功能；专用级联链路，有效地实现高速多输入功能；内部三态总线，支持系统集成；支持多时钟系统的低时滞要求；具有JTAG边界扫描测试内建电路；3.3V或5.0V工作模式；由Altera公司的MAX+PLUS Ⅱ开发系统提供软件支持；具有84到562引脚的多种封装选择。
FPGA_Cyclone_I_EP1C3 核心板一、FPGA_Cyclone_EP1C3 核心板特点：1.系统采用双层PCB板设计，高密度走线，完善的电源和时钟设计，性能稳定可靠、结构紧凑美观。
支持FPGA开发，提供引脚信息和预留PLL资源，支持扩展设计；2.该核心板适合于快速产品原型开发、学生各种电子设计大赛、学习FPGA设计技术等，亦可用于系统设计前期快速评估设计方案；3.例程模块化设计，简单明了，上手容易。
亦可作为以后系统的模块选用，加快项目系统搭建速度，实用性强；4.可持续性学习。
该FPGA开发板中FPGA的所有I/O口全部引出来，均可用于扩展。
用户可以根据自己的需要，设计实际电路，然后通过这些I/O连接到FPGA上，完成所需功能；5.性价比高，针对于学生用户定价，让更多的学生加入学习FPGA的行列。
二、FPGA_Cyclone_EP1C3 核心板配置：1. FPGA芯片：EP1C3T144C8 含2,910 Les；59,904bits（13个4Kbit存储块）；1 PLL；104 I/O口2. 配置芯片：EPCS1 FPGA串行配置芯片含1 M bit Flash3. I2C存储器电路：24LC16B 16K bit（8 Blocks×256×8 Bit）4. SPI存储器电路：93LC46B 1K bit（64×16 Bit）5. 有源晶振：50 MHz6. 电源芯片：LM1117-3.3V、LM1117-1.5V7. AS、JTAG调试接口8. 核心板尺寸：100mm×79mm套件包括：1. 一块已测试好的FPGA_Cyclone_EP1C3 核心板2. 配套光盘一张（模块例程，PDF格式原理图，相关技术文档，数据手册）可选配 ByteBlaster II 下载线Periphery_For_FPGA外设板Periphery_For_FPGA外设板特点：1. 该外设板是基于FPGA的硬件描述语言和软内核嵌入式系统的SOPC开发平台。
目录第一章综述 (1)第二章系统模块 (2)第三章软件的介绍 (10)第四章USB 电缆的安装与使用 (15)第一章综述THSOPC-3型FPGA开发板是根据现代电子发展的方向，集EDA和SOPC系统开发为一体的综合性实验开发板，除了满足高校专、本科生和研究生的SOPC教学实验开发之外，也是电子设计和电子项目开发的理想工具。
一、实用范围：●自主创新应用开发；●单片机与FPGA联合开发；●IC设计硬件仿真；●科研项目硬件验证与开发；●高速高档自主知识产权电子产品开发；●毕业设计平台；●研究生课题开发；●电子设计竞赛培训；●现代DSP开发应用；●针对各类CPU IP核的片上系统开发；●DSP Biulder系统设计。
二、硬件配置：THSOPC-3型FPGA开发板基于Altera Cyclone II 器件的嵌入式系统开发提供了一个很好的硬件平台，它可以为开发人员提供以下资源：●支持+5V 电源适配器直接输入或者USB接口供电，5V、3.3V、1.2V混合电压源；●FPGACycloneII FPGA EP2C8，40万门，2个锁相环；●isp单片机AT89S8253。
isp单片机AT89S8253及开发编程工具，MCS51兼容，12KB isp可编程Flash ROM，2KB ispEEPROM，都是10万次烧写周期；2.7-5.5V工作电压；0-24MHz工作时钟；可编程看门狗；增强型SPI串口，9个中断源等。
此单片机可与FPGA联合开发，十分符合实现当今电子设计竞赛项目的功能与指标实现；●EPM3032 CPLD；● 4 Mbits 的EPCS4 配置芯片；●512KB高速SRAM；●20MHz 高精度时钟源（可倍频到300MHz）；● 4 个用户自定义按键；●8 个用户自定义开关；●8 个用户自定义LED；● 2 个七段码LED；●标准AS 编程接口和JTAG调试接口；●两个标准2.54mm扩展接口，供用户自由扩展；●RS-232 DB9串行接口；●PS/2键盘接口；●VGA接口；●4X4键盘；●液晶显示屏20字X4行；●USB-Blaster编程器，可对FPGA通过JTAG口编程、调试、测试；单片机编程ByterBlasreMV 编程器；●光盘：配套子程序库、资料、编程软件、实验指导书。
目录目录 (1)一FPGA的结构与原理 (2)二DE2开发平台 (4)2.1 DE2板上资源及硬件布局 (4)2.2 DE2原理 (5)2.3 DE2平台的开发环境 (7)2.4 DE2 开发板测试说明 (7)三FPGA设计流程 (10)3.1 QuartusⅡ设计流程概述 (10)3.2 用QuartusⅡ完成FPGA设计的实例 (12)四嵌入式系统设计 (17)4.1 NiosII简介 (17)4.2 NiosII系统的基本开发流程 (18)五实验内容 (20)实验一多路数据选择器 (20)实验二七段数码管显示译码器 (21)实验三嵌入式LED 实验 (22)六附录表DE2平台的引脚分配表 (27)一FPGA的结构与原理FPGA(现场可编程门阵列)最常用的结构是查找表（Look-Up-Table,LUT）结构，如Altera 的ACEX、APEX、Cyclone、Cyclone II系列和Xilinx的Spartan、Virtex系列等。
这里以Cyclone II系列FPGA为例来说明。
逻辑单元（Logic Element,LE）是构成FPGA 的基本单位之一，一个LE主要由一个4输入的LUT、一个寄存器及进位和互联逻辑组成。
LUT本质上是一个RAM。
目前FPGA中多使用4输入的LUT，即一个LUT可以看成有4位地址线的16×1的RAM。
当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA 开发软件会自动计算逻辑电路所有可能的结果，并把结果事先写入RAM，这样每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。
也可以把它当作一个4输入的函数发生器，能够实现4变量输入的所有逻辑。
图1- 1是Cyclone II系列FPGA的一个LE的普通工作模式原理图。
FPGA的基本单元一般为一个4输入查找表后接一个寄存器。
图1- 1 Cyclone II系列FPGA的LE结构表1- 1为一个4输入与门的例子。
FPGA开发板使用手册一、硬件概述FPGA开发板是一种基于可编程逻辑器件（FPGA）的嵌入式系统开发板，它为电子工程师提供了一个高度灵活和可定制的平台，可用于开发各种数字系统，如通信、控制、数据处理等。
本手册旨在帮助用户了解和使用这款FPGA开发板，充分发挥其性能和功能。
二、开发板规格本开发板规格如下：1. 尺寸：90mm x 60mm x 1.6mm。
2. FPGA型号：Xilinx XC7020。
3. 内存容量：128MB DDR3。
4. 存储器：8GB eMMC。
5. 接口类型：USB 2.0，以太网 10/100Mbps，RS232等。
6. 电源电压：5V。
7. 重量：约15克。
三、硬件连接本开发板可通过以下方式与外围设备连接：1. USB接口：用于连接电脑进行编程和调试。
2. 以太网接口：用于连接网络。
3. RS232接口：用于连接其他串口设备。
4. GPIO接口：用于连接其他数字设备。
5. I2C接口：用于连接I2C总线设备。
6. SPI接口：用于连接SPI总线设备。
7. HDMI接口：用于显示输出。
8. SRAM接口：用于高速数据存储。
9. UART接口：用于串口通信。
四、FPGA设计工具安装与使用FPGA设计工具是用于编写和调试FPGA逻辑代码的软件环境。
本开发板支持的FPGA设计工具有Xilinx Vivado和Intel Quartus等。
用户需要根据所选工具，下载并安装相应的软件，然后按照软件说明进行安装和配置。
在安装过程中，请注意选择与本开发板兼容的版本和配置。
安装完成后，用户可以使用FPGA设计工具编写逻辑代码，并通过开发板的接口将代码下载到FPGA中运行。
五、FPGA设计基本原则在FPGA设计中，需要遵循以下基本原则：1. 模块化设计：将复杂问题分解为多个简单的子问题，逐个解决，便于调试和维护。
2. 尽量使用硬件加速器：利用FPGA的并行处理能力，提高系统性能。
FPGA开发板实验指导书(2017)第一章注意事项工程未使用到的IO请设置为三态所有程序请一定将未定义的引脚设为三态输入(As input tri-stated)，一定不能将未使用的引脚设置为输出(As outputs driving ground)，否则可能会造成核心板主芯片及存储芯片冲突损坏！或是造成其它意想不到的损坏！如何设置未使用的引脚为三态？答：Quartus--菜单Assignments--Device---Device and Pin Options---Unused Pins---Reserve all unused pins==改为As input tri-stated每个例程下载前都养成习惯，先查下设置对不对，不对的话，改好，要重新编译一下。
如果程序下载进去，数码管、LED灯都乱亮了，那肯定是没设置好，请严格遵照上面的修改好，重新编译。
1.1JTAG及AS的插拔安全开发板带有JTAG和AS下载接口，严禁带电拔抽JTAG及AS下载线！带电操作容易对FPGA芯片的内部配置部分电路造成致命损坏，损坏后是无法修复的！请牢记一条：插拔下载线时必须断电！平时建议大家使用JTAG下载插口，如图1.1所示，红色框的为JTAG下载口。
AS插口在必要时再使用。
图1.1 下载接口JTAG和AS1.2外接电源开发板套装里面附带标准5V/2A电源一条，5V输入，内正外负。
建议使用我们标配电源，如果使用其它电源，请您一定确认输出电压是否为5V，以免由于电压不同造成开发板损坏！核心板和接口板均设有5V电源插口，位置在PCB左上角。
如图1.2所示：使用开发板时，只用随便接一个插口即可。
不必要核心板和接口板都插电源。
因为电源走线内部是相通的。
注意图1.2蓝白色那个按键就是全板电源总开关，按下后即可接通电源，这时底板与核心板左上角均有电源指示灯LED点亮。
正常情况下：板载的流水灯程序就运行了。
图1.2 两个5V电源接口第二章硬件资源描述2.1 PFGA开发板硬件介绍2.1.1 硬件资源图示图2.1 开发板硬件资源图示2.1.2 核心板资源FPGA主芯片采用Altera公司高性价比FPGA：Cyclonell系列EP2C8Q208C8N；采用64Mbit的SDRAM，足够胜任NIOSII设计；板载50Mhz有源晶振，提供系统工作主时钟；采用大功率LDO电源管理芯片1085-3.3V，最大支持3A的3.3V电压输出；采用1117-1.2V稳压芯片，提供FPGA内核电压。
JTAG下载接口，对应下载的文件是SOF文件，速度快，JTAG将程序直接下载到FPGA 中，但是掉电程序丢失，平时学习推荐使用JTAG方式，最后固化程序的时候再通过AS方式将程序下载到配置芯片中即可；AS下载接口，对应下载的是POF文件，速度相对较慢，需要重新上电并且拔掉下载线，才能工作，操作相对麻烦，不推荐学习的时候使用。
2.2 核心板电路分析2.2.1FPGA主芯片图2.2 EP2C5Q208C8NEP2C5Q208和EP2C8Q208除了图 2.2的区别外，封装上是差不多的，开发板上EP2C8Q208的32、120脚是接VCCINT，36、119脚接GND。
图2.3 EP2C8Q208C8N的4个BANK图2.2.2 存储器SDRAM电路核心板选用的SDRAM芯片是HY57V641620FTP为64Mbit容量，地址为AO~A11，SDRAM的电源部分使用多个104电容进行了滤波处理，保证了芯片工作的电源稳定性。
SDRAM部分原理图如图2.4所示：图2.4 SDRAM原理图2.2.3 电源电路电源是保证整个开发系统正常工作最重要的部分。
核心板外部输入5V电源，经过1085-3.3V稳压后输出3.3V，3.3V主要用于给FPGA所有IO口，核心板存储器电路、串行配置器件、复位电路和LED等供电。
然后3.3V送给1117-1.2V稳压，提供FPGA的内部核工作，以及锁相环部分电源工作。
D1为电源工作指示灯，在核心板的左上角，D0为1N5819，高速肖特基二极管，防止电源接反；同时各电源输入及输出部分设计了高质量钽电容用作电源滤波处理，提高系统电源稳定性。
电源部分的原理图如图2.5所示。
图2.5 电源电路2.2.4 时钟和复位电路开发板采用50M有源贴片晶体为系统提供运行时钟，时钟部分电路电源经过π形滤波处理，工作更加稳定可靠。
时钟和复位电路电路如图2.6所示。
图2.6 时钟和复位电路2.3 接口板电路分析2.3.1 按键及LED接口板上具有8个独立按键和8个独立LED，电路如图2.7所示，对于按键电路部分，如果输出低电平，则表示按键按下。
电路中电阻RP3，RP4均为保护作用，以防止FPGA芯片IO设为输出且为高电平时，在按键按下时直接对地短路。
图2.7 独立按键和LED 电路2.3.2 拨码开关电路4位拨码开关电路如图2.8所示：图2.8 拨码开关电路2.3.3 蜂鸣器电路蜂鸣器使用PNP三极管驱动控制，如果在BEEP输入一定频率脉冲时，蜂鸣器会响，改变输入频率可以改变蜂鸣器的响声。
图2.9 蜂鸣器电路2.3.4 七段数码管显示电路七段数码管显示电路如图2.10所示，数码管是共阳极的，当位码驱动信号为0时，对应的数码管即操作；当段码驱动信号为0时，对应的段码点亮。
位码由于电流较大，采用了三极管驱动。
图2.10 七段数码管显示电路2.3.5RS232串口电路RS232串口电路如图2.11示，由于是3.3V系统，所以使用了max3232进行RS232电平转换，同时，还有两个LED用于指示串口的工作状态。
图2.11 RS232串口电路2.3.6VGA接口电路VGA的接口电路如图2.12示，本电路采用的是电阻网络的方法来产生VGA所需要的不同电压信号，输入端共用了8个信号线，可以产生256色。
图2.12 VGA接口电路2.3.7PS/2键盘、鼠标接口PS左键盘鼠标接口电路原理如图2.13所示，使用5V电源供电，接口的数据线和时钟线均要接上拉电阻。
图2.13 PS/2键盘、鼠标接口电路2.3.8 串行DA、AD电路DAC电路使用一片串行接口的4通道8位DA转换器TLC5620，TLC5620具有半缓冲输出功能，可编程输出量程功能。
它的每一路DA通道均需要参考电源，由REFA、REFB、REFC和REFD引脚输入。
串行A。
电路采用单通道8位AD转换器TLC549C，转换所需的电压基准由REF+输入，电压基准定为2.5V，AD、DA电路如图2.14所示。
电压基准电路由图2.15所示。
图2.14 DA、AD电路图图2.15 电压基准电路2.3.9 温度传感器电路接口板上设有经典DS18B20温度传感器电路，原理图如图2.16所示，板载未焊DS18B20元件，为选配件。
图2.16 温度传感器电路第三章例程说明及使用、下载方法3.1 打开一个例程打开一个已有的FPGA工程很简单：将工程注意请放在英文目录下，并且不要有空格。
打开QuartusII 11.0软件，在菜单File里选择“Open Project”找到实例工程包，打开01 _ledl。
打开工程文件后，如下图所示：3.2 用JTAG下载SOF文件SOF文件是用JTAG口下载的，下载后掉电丢失的，主要用于程序调试过程，平时学习，使用这种模式。
下载也很简单，点击工具栏上的编程选择，如下图红色框所示：点击下图示的“H ardware Setup”，然后再选择下载硬件为：“USB blaster”。
关闭后，回到编程窗口，注意下图中各个红色框选择，上图重点地方打了红框，并编号1，2，3，4，5，依次如下：1.选择下载器硬件设备，前面已经设好；2.选择下载模式JTAG，同时usb blaster下载线接在开发板的JTAG口上；3.选择下载文件，点击Add File，把.sof的文件加进来；4.Program configure打√；5.点START下载；点“start”下载，开发板上配置指示灯会闪一下，然后程序就开运行了，8个LED灯同时点亮了。
3.3 用AS下载配置EPCS芯片AS下载是固化程序的，代码调好，想固化在电路里面时，就用这种模式，掉电后是不丢失的，睿智FPGA开发板出厂前都严格测试过，最后测试一步一般烧写一个流水灯程序到EPCS芯片里，所以收到开发板上电后，会看流水灯效果。
您可以烧写自己的程序，或擦除。
具体下载方法如下图所示：上图重点地方打了红框，并编号1，2，3，4，5，依次如下：1.选择下载器硬件设备；2.选择下载模式AS，同时usb blaster下载线接在开发板的AS口上；3.选择下载文件，点击Add File，把.pof的文件加进来；4.Program configure打√；5.点START下载。
3.4 新建工程操作说明FPGA开发板底板上共有8个发光二极管LED1-LED8，完成这样一个任务：要间隔点亮这8个发光二极管。
硬件原理图如下：如果要点亮这些LED，只需要把与其相连接FPGA管脚输出低电平“0”就可以实现这个功能了。
若利用连续赋值语句assign实现的话，写程序代码如下：module led_light(led);output[7:0] led;assign led=8’b10101010;endmodule启动Quartus II中任何一项设计都是一项工程，在工程设计过程中，会产生许多仅扩展名不同的同名文件，放在同一个文件夹下，便于统一管理。
所以，不同的设计项目最好放在不同的文件夹中。
在本例中，建立文件夹D:\FPGA_study作为工作库，以便将设计过程中的相关文件存储于此。
启动Quartus II：双击桌面上的Quartus II图标或单击开始按扭，在程序菜单中选择Quartus II，可以启动Quartus II。
其初始界面如图所示：在图中，在File标签下点击左键，可打开如下图所示的菜单，新建工程向导点击File->New project wizard..新建工程项目led_light：点击Next，进入下步，进入基本设置对话框；在第一栏的输入框中输入工作库文件夹的地址。
第二栏的输入框要求输入该工程的名称，一般可以用顶层文件的名称作为工程名称，这里我们写led_light。
第三栏的输入框要求输入顶层设计文件实体的名称，实际上，您会发现，您在写第二栏时，第三栏已经由系统自动完成了，也是led_light。
完成后，直接点击Finish。
因为还没有创建文件夹，Quartus II弹出一个对话框，询问是否新建所需文件夹，如下图所示。
点“是”单击Yes，将会引出下图所示的窗口：因为现在还没具体的设计verilog文件，我们先点[next]；下面选择所用的FPGA器件以及进行一些必要配置。
