当前位置：文档之家 › 计算机组成了原理实验二

计算机组成了原理实验二

  • 格式：doc
  • 大小：253.50 KB
  • 文档页数：9

.广州大学学生实验报告开课学院及实验室：室2013年5月11日学院计算机科学与教育软件学院年级、专业、班姓名学号实验课程名称计算机组成与系统结构实验成绩实验项目名称存储器和总线传输实验指导老师2.3.3 准双向I/O口实验一、实验目的熟悉与了解准双向I/O口的构成原理。

二、实验原理Dais-CMX16+向用户提供的是按准双向原理设计的十六位输入/输出I/O口，当该位为“1”时才能用作输入源，上电或复位（手动态按【返回】键），该十六位I/O口被置位（即为“0FFFFh”）。

通常情况下，在用作输入的时候就不能再有输出定义。

电路结构如图2-3-4所示。

该口外接十六位二进制数据开关，适用于外部数据的输入，该口跨接十六个发光二极管，经缓冲驱动四个七段显示，能以二进制和十六进制两种方式显示I/O口的输入输出状态。

发光管在高电平“1”时发光点亮。

图2-3-4 准双向I/O电路实验中所用的I/O口数据通路如图2-3-5所示。

I/O的输入经2片74LS245缓冲与数据总线相连，I/O口的输出由2片74LS574锁存后输出，锁存器的输入端与数据总线相连。

图2-3-5 I/O口数据通路三、使用仪器、器材Dais-CMX16+实验箱、导线若干四、实验步骤及数据记录1.实验连线连线信号孔接入孔作用有效电平.1 IOCK CLOCK 单元手动实验状态的时钟来源下降沿打入2 W K6(M6) 总线字长：0=16位字操作，1=8位字节操作3 X2 K10(M10) 源部件定义译码端X2 三八译码 八中选一 低电平有效4 X1 K9(M9) 源部件定义译码端X15 X0 K8(M8) 源部件定义译码端X06 XP K7(M7) 源奇偶位：0=偶寻址，1=奇寻址7 IOW K17(M17) I/O 写使能，本例定义到M17位 低电平有效8 OP K16(M16) 目的奇偶位：0=偶寻址，1=奇寻址 9 RXW K19(M19) 寄存器写使能，本例定义到M19位低电平有效10DIK18(K18) 目标寄存器编址：0=CX ，1=DX ，定义到M182. 搭接方式I/O 的寻址定义I/O 口源编址I/O 口目的编址源编码 I/O 编址注释目的I/O 编址注释 X2 X1 X0 WXP IOW W OP IOCK10 0 IO 字读 0 0 0 ↓IO 字写1 0 IOL 偶字节读 1 0 ↓ IOL 偶字节写 X1IOH 奇字节读X1↓ IOH 奇字节写3. I/O 口写操作（输出）执行OUT I/O,AX 指令，把AX 内容送I/O 口。

4. I/O 口读操作（输入）执行IN CX ，I/O 指令，把I/O 口内容送CX 。

5. I/O 口的字节操作（偶输入，奇输出）执行OUT IOH ，IOL 指令，把S7~S0送S15~S8。

五、实验结果及分析本实验通过对双向I/O 口的输入输出的运用，使我简单的了解了双向I/O 的输入输出的基本特性的运用。

2.3.4 地址总线组成实验一、实验目的1. 熟悉和了解地址总线的组成结构、地址来源及集合原理。

2. 掌握程序段与数据段的寻址规则及地址部件的运用技巧。

3. 通过地址形成部件实验，建立“段”概念，学会“段”运用。

二、实验原理地址总线的作用是传递地址信息，输出当前数据总线上发送信息的源地址或接收信息的目的地址。

如下图所示本系统设有内存与外设两条地址总线，通过PC 计数器提供内存（程序存储器）地址，并由地址寄存器AR 传递内存（数据存储器）地址与外设地址。

另外堆栈寄存器SP 亦可视为地址寄存器，它的堆顶指向数据与程序指针存取地址。

图2-3-6 地址总线组成通路1. 11位程序地址如图2-3-6所示，本系统从提高信息存取效率的角度设计主内存地址通路，按现代计算机体系结构中最为典型的分段存取理念合成主存及外设地址总线addr ，在指令操作“时段”（取操作码与取操作数），以当前程序指针PC 为址，遇主存数据传递“时段”以当前数据指针AR 为址。

addr 地址的合成通路见图2-3-6。

其寻址范围为0~7FFh 。

2. 16位数据地址如图2-3-6所示，本系统数据指针由地址锁存器AR 直接提供，当LDAR=0时，在DRCK 下降沿把数据总线打入AR 。

其寻址范围为0~FFFFh ，可达64KB 。

四、地址部件电路数据总线 (6666) 置数 I/O=FF66h I/O 口 (6666) 按【返回】键按【单拍】按钮初始化 I/O=FFFFh K10~K6=10001K17 K16=01CX=I/O (0000) 寄存器 写选通 关闭 寄存器写 K10~K6=11000按【单拍】按钮I/O 送总线 K19=1K19~K16=0010允许I/O 写 AX 送 数据总线 I/O=AX (0000) K10~K6=11000按【单拍】按钮I/O 开关 S15~S0置1 按【返回】键K17 K16=00.图2-3-7 地址部件控制电路三、使用仪器、器材Dais-CMX16+实验箱、导线若干四、实验步骤及数据记录1. 程序计数器实验图2-3-7所示的PC 框由3片161构成按字方式寻址的11位PC 计数器，计数器的输入端与总线相连构成置数通路，计数器的输出端途经三态门缓冲分离为两条通路，其一与总线相连构成可读通路，其二与地址寄存器（数据）集合组成主存EM 地址总线。

它的清零端由中央外理器单元直控，上电时PC 计数器自动淸零，实验中按复位钮亦可实现计数器的手动淸零。

手控状态，本实验由表2.6.1定义的目的编码控制PC 计数器的预置与加1操作，并以准双向I/O 部件的S10~S0为计数器预置源。

当IP=0时按单拍按钮，遇E/M=0在脉冲下降沿把S10~S0的内容装入PC 计数器；遇E/M=1在脉冲下降沿PC 计数器加1。

PC 计数器的读出操作由表2.3.7所列的源编码表定义。

1）实验连线连线 信号孔 接入孔 作用有效电平 1 DRCK CLOCK 单元手动实验状态的时钟来源下降沿打入2 W K6(M6) 总线字长：0=16位字操作，1=8位字节操作 3XPK7(M7)源奇偶位：0=偶寻址，1=奇寻址表2.3.7 PC 程序计数器目标编码目标部件定义 按钮 功能说明 E/M IP DRCK DRCK 下降沿打入 1 1 X PC 保持 1 0 ↓ PC 加1 0 0 ↓ PC 装载 说明：“↓”表示下降沿有效4 OP K16(M16) 目的奇偶位：0=偶寻址，1=奇寻址5 X2 K10(M10) 源部件定义译码端X2 三八译码 八中选一 低电平有效6 X1 K9(M9) 源部件定义译码端X17 X0 K8(M8)源部件定义译码端X08 LDPC K22(M22) PC 程序计数器刷新位低电平有效9 E/M K23(M23) 当IP 有效时，E/M ：0=PC 装载，1=PC 加1 10 SPW K20(M20) SP 堆栈指针写使能 低电平有效 11LDARK19(M19) AR 地址寄存器写使能低电平有效2）程序计数器PC 的写入、读出与加1 (1) PC 程序计数器的写入通过“I/O 单元”开关向程序计数器PC 置数，操作步骤如下：(2) PC 程序计数器的读出在PC 置数操作完成后，按上流程中后两步的要求，关闭PC 写使能（K23、K22=11），打开PC 输出三态门（K10~K6=00000），数据总线单元应显示的PC 指针为0100h 。

(3) PC 程序计数器加1在保持PC 置数与读出流程的状态下，令K22=0，按【单拍】按钮，在DRCK 节拍的下降沿PC 计数器加1并送数据总线，PC 程序计数器和数据总线单元的显示器应显示0101h 。

继续按【单拍】按钮，观察PC 与数据总线的内容。

答：PC 计数器不断+1与DBUS 总线显示内容递增+1。

2、地址寄存器实验图2-3-7所示的AR 框由2片74LS574锁存器构成按字方式寻址的16位数据指针，锁存器的输入端与总线相连构成置数通路，锁存器的输出端途经三态门缓冲分离与PC 计数器集合组成主存地址总线。

它的清零端由中央外理器单元直控,上电时锁存器自动淸零，手动实验中按【返回】键亦可实现锁存器的手动淸零。

按通用计算机设计规范的要求，把数据指针AR 定义为字写入寄存器，运用中局限于字写，字节写会引发数据指针的错误侵入，因此在数据指针AR 的操作过程中并非不支持而是不允字节写。

地址寄存器AR 打入在手控/搭接态，数据指针AR 由W 、LDAR 及DRCK （CP 脉冲）三信号组合控制地址的置数操作。

本实验以总线上准双向I/O 部件的S15~S0为置数源。

当W=0、LDAR=0时按【单拍】钮，在脉冲下降沿把S15~S0的内容装入地址锁存器AR 。

操作步骤如下：3、堆栈寄存器实验图2-3-7所示的SP 框由2片74LS574锁存器构成16位堆栈指针，锁存器的输入端与总线相连构成存数通路，锁存器的输出端途经三态门隔离与总线相连构成取数通路。

它按先进后出的原则存放需要保留的数据信息与地址信息，在调用中断等突发事件处理中SP 指针以间址方式把当前程序指针存置数 I/O=1234h 数据来源 I/O 单元 AR 显示 1234 K10~K6=10000按【单拍】按钮置数 I/O=5678hAR 显示 5678 按【单拍】按钮K19=0置数 I/O=0100h 数据来源 I/O 单元 程序计数器 PC=0100h K10~K6=10000按【单拍】按钮K23 K22=00关闭PC 装载 读PC DBUS=0100 K10~K6=00000K23 K22=11.入SP-2单元，遇返回指令SP 又把栈项所指单元的内容装入程序计数器，然后SP+2退至原始位置。

在手控/搭接态,堆栈指针SP 由W 、SPW 及DRCK （CP 脉冲）三信号组合控制栈指针的置数操作。

本实验以总线上准双向I/O 部件的S15~S0为置数源。

当W=0、SPW=0时按单柏钮，在脉冲下降把S15~S0的内容装入SP 。

堆栈指针SP 的读出操作由P8页表2.2所列的源编码表定义。

1）堆栈指针SP 打入拨动“I/O 输入输出单元”开关向堆栈指针SP 置数，具体操作步骤如下：2）堆栈指针SP 读出关闭SP 写使能，令SPW=1 按下流程完成SP 送总线。

五、实验结果及分析此次实验操作比较简单，但必须想清楚实验原理，在实验中通过对实验过程的观察了解到地址信号也可以由DMA 控制器发生，并被送往各个有关的内存单元或I/O 接口，实现CPU 对内存或I/O 设备的寻址（在PC 中，内存和I/O 设备的寻址都是采用统一编址方式进行的），即是采用单向传输。

2.3.5 十六位数据总线实验一、实验目的1. 熟悉和了解总线的数据通路、双向互递原理及寻址方式与运用规则。

合集下载

南信大计算机组成原理实验二报告

南信大计算机组成原理实验二报告

南京信息工程大学实验（实习）报告
实验（实习）名称在印刷电路板上实现元器件日期 2012.4.1得分指导教师马利
系计软院专业计科年级2010班次1班姓名学号
一、实验目的
1．初步了解印制电路板；
2．学会如何在印制电路板上布置元器件；
3.实现手动与自动布线。

二、实验内容
1.完成图纸设置（改图纸号）；
2.添加元器件库；
3.用若干片2114组成2KX8位的存储器，译码器采用74LS138,CPU采用8088，地址锁
存器采用8282，数据缓存器采用8286；
4.绘出完整的原理图，并生成网络表；
5.在印纸电路板中进行元器件布置。

三、实验步骤
1.本实验的前四个步骤与第一次实验相同，下面是实验一的最终原理图；
2.在印制电路板上的进行元器件布置；
建立一个PCB文件，然后双击打开该文件。

3.选择KeepOutLayer;
在这一层上，画上一个6*6的正方形框
4.选择Design→Load Nets ，在PCB文件中导入网络表。

选择执行（EXcute），在PCB文件中生成印制板元件封装图。

然后将它们一个一个整齐的放入框中，放完之后的原理图如下；
5.布置电源线，一般横线在顶板TopLayer上，而竖线在底板BottomLayer上，然后布线。

6.上面的几步骤均为手动布线，现在进行自动布线，点击AutoRoute并且选择ALL,
7.执行之后的原理图。

8.保存工作空间后，关闭文件并退出。

四、实验总结
通过这一次的实验课，进一步了解了该软件的操作流程，更是在上一次的基础上学会了手动布线跟自动布线，学会了不少东西啊。

计算机组成原理实验2.1总线与寄存器

计算机组成原理实验2.1总线与寄存器

实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验（一Fra bibliotek总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
的0xAA数据存入DR。观察寄存器74LS273的输出端。 6) 再令#R0_BUS=1；观察寄存器74LS374的输出端，请比较器
计算机组成原理实验报告

计算机组成原理实验报告

计算机组成原理实验报告实验目的，通过本次实验，深入了解计算机组成原理的相关知识，掌握计算机硬件的基本组成和工作原理。

实验一，逻辑门电路实验。

在本次实验中，我们学习了逻辑门电路的基本原理和实现方法。

逻辑门电路是计算机中最基本的组成部分，通过逻辑门电路可以实现各种逻辑运算，如与门、或门、非门等。

在实验中，我们通过搭建逻辑门电路并进行实际操作，深入理解了逻辑门的工作原理和逻辑运算的实现过程。

实验二，寄存器和计数器实验。

在本次实验中，我们学习了寄存器和计数器的原理和应用。

寄存器是计算机中用于存储数据的重要部件，而计数器则用于实现计数功能。

通过实验操作，我们深入了解了寄存器和计数器的内部结构和工作原理，掌握了它们在计算机中的应用方法。

实验三，存储器实验。

在实验三中，我们学习了存储器的原理和分类，了解了不同类型的存储器在计算机中的作用和应用。

通过实验操作，我们进一步加深了对存储器的认识，掌握了存储器的读写操作和数据传输原理。

实验四，指令系统实验。

在本次实验中，我们学习了计算机的指令系统，了解了指令的格式和执行过程。

通过实验操作，我们掌握了指令的编写和执行方法，加深了对指令系统的理解和应用。

实验五，CPU实验。

在实验五中，我们深入了解了计算机的中央处理器（CPU）的工作原理和结构。

通过实验操作，我们学习了CPU的各个部件的功能和相互之间的协作关系，掌握了CPU的工作过程和运行原理。

实验六，总线实验。

在本次实验中，我们学习了计算机的总线结构和工作原理。

通过实验操作，我们了解了总线的分类和各种总线的功能，掌握了总线的数据传输方式和时序控制方法。

结论：通过本次实验，我们深入了解了计算机组成原理的相关知识，掌握了计算机硬件的基本组成和工作原理。

通过实验操作，我们加深了对逻辑门电路、寄存器、计数器、存储器、指令系统、CPU和总线的理解，为进一步学习和研究计算机组成原理奠定了坚实的基础。

希望通过不断的实践和学习，能够更深入地理解和应用计算机组成原理的知识。

计算机组成原理--实验二算术逻辑运算实验

计算机组成原理--实验二算术逻辑运算实验

计算机组成原理--实验⼆算术逻辑运算实验实验⼆算术逻辑运算实验⼀、实验⽬的（1）了解运算器芯⽚（74LS181）的逻辑功能。

（2）掌握运算器数据的载⼊、读取⽅法，掌握运算器⼯作模式的设置。

（3）观察在不同⼯作模式下数据运算的规则。

⼆、实验原理1.运算器芯⽚（74LS181）的逻辑功能74LS181是⼀种数据宽度为4个⼆进制位的多功能运算器芯⽚，封装在壳中，封装形式如图2-3所⽰。

5V A1 B1 A2 B2 A3 B3 Cn4 F3BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND图2-374LS181封装图主要引脚有：（1）A0—A3：第⼀组操作数据输⼊端。

（2）B0—B3：第⼆组操作数据输⼊端。

（3）F0—F3：操作结果数据输⼊端。

（4）F0—F3：操作功能控制端。

（5）Cn：低端进位接收端。

（6）（7）M：算数/逻辑功能控制端。

芯⽚的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、Cn为1时，操作结果数据输出端F0—F3上的数据等于第⼀组操作数据输⼊端A0—A3上的数据加第⼆组操作数据输⼊端B0—B3上的数据。

当S0—S3、M、Cn上控制信号电平不同时，74LS181芯⽚完成不同功能的逻辑运算操作或算数运算操作。

在加法运算操作时，Cn、Cn4进位信号低电平有效；减法运算操作时，Cn、Cn4借位信号⾼电平有效；⽽逻辑运算操作时，Cn、进位信号⽆意义。

2.运算器实验逻辑电路试验台运算器实验逻辑电路中，两⽚74LS181芯⽚构成⼀个长度为8位的运算器，两⽚74LS181分别作为第⼀操作数据寄存器和第⼆操作数据寄存器，⼀⽚74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所⽰。

途中算术运算操作时的进位Cy 判别进位指⽰电路；判零Zi和零标志电路指⽰电路，将在实验三中使⽤。

第⼀操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送⼊名为DA1的第⼀操作数据寄存器，第⼆操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送⼊名为DA2的第⼆操作数据寄存器。