数字电路实验实验八

实验⼋555时基电路及其应⽤实验⼋555时基电路及其应⽤⼀、实验⽬的1、熟悉555定时电路的结构、⼯作原理及其特点；2、掌握使⽤555定时器组成单稳态电路、多谐振荡电路和施密特电路；⼆、实验原理参考董宏伟编《数字电⼦技术实验指导书》P61。

555电路的功能表如表8—1所⽰。

表8—1 555电路的功能表555定时器主要是与电阻、电容构成充放电电路，并由两个⽐较器来检测电容器上的电压，以确定输出电平的⾼低和放电开关管的通断。

这就可以构成从⼏微秒到数⼗分钟的延时电路，⽅便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产⽣或波形变换电路。

三、实验设备与器件 l 、万⽤表⼀只2、双踪⽰波器⼀台3、555时基IC ⼀⽚，电阻器100k Ω×1（实验箱上已配置）、可变电阻器10k Ω×1（实验箱上已配置），电阻5.1k Ω×2，电容器0.01µF ×2、100µF ×1。

四、555定时器的实验内容1、⽤555集成电路构成单稳态触发器（详细⼯作过程参考相关教材）图8—2是由555定时器和外接定时元件R 、C 构成的单稳态触发器，暂稳态的持续时间t w (即为延时时间，如图8—3所⽰)决定于外接元件R 、C 值的⼤⼩，其理论值由下式决定图8—1 555定时器引脚排列 GND ?R Dv Ov I2t W =1.1RC通过改变R 、C 的⼤⼩，可使延时时间在⼏个微秒到⼏⼗分钟之间变化。

实验步骤如下：(1)按照图8—2在图8—4中模拟连接好电路。

(2)按图8—4接好实物电路图，输⼊端v I (2脚)接实验箱的单次负脉冲发⽣源(接好后先不要按动此按钮)，检查电路⽆误后，通电，⽤万⽤表测量v O (3脚)端的电压值，这是稳态时的电压，做好记录，填在表8—2中。

万⽤表继续保留图8—3单稳态电路的延迟时间vv(2/3)V图8—2单稳态触发器单次脉冲源 -5V +5V地 100µ0.01µ图8—4单稳态电路实物连接图在此位置上不要撤出。

数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：U1A 74LS00NU2B74LS00NU3C74LS00N X12.5 VJ1Key = Space J2Key = Space J3Key = Space J4Key = SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。

真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。

2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。

试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C 74LS00NU4D 74LS00NU5D 74LS00NU6A74LS00N U7A74LS00NU8A74LS20D GNDVCC5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VX12.5 VX22.5 V图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B CD X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 11 10 1表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。

数字电⼦技术基础实验-8选1数据选择器74LS1518选1数据选择器74LS151简介74LS151是⼀种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输⼊端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。

74LS151引脚图选择控制端（地址端）为C～A，按⼆进制译码，从8个输⼊数据D0～D7中，选择⼀个需要的数据送到输出端Y，G为使能端，低电平有效。

（1）使能端G＝1时，不论C～A状态如何，均⽆输出（Y＝0，W＝1），多路开关被禁⽌。

（2）使能端G＝0时，多路开关正常⼯作，根据地址码C、B、A的状态选择D0～D7中某⼀个通道的数据输送到输出端Y。

如：CBA＝000，则选择D0数据到输出端，即Y＝D0。

如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。

74LS151功能表数据选择器的应⽤数据选择器除实现有选择的传送数据外，还有其他⽤途，下⾯介绍⼏种典型应⽤。

（1）逻辑函数产⽣器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输⼊数据D0～D7的与或函数。

式中mi是C、B、A构成的最⼩项。

显然。

当Di＝１时，其对应的最⼩项mi在与或表达式中出现，当Di＝0时，对应的最⼩项就不出现。

利⽤这⼀点，不难实现组合逻辑函数。

已知逻辑函数，利⽤数据选择器构成函数产⽣器的过程是，将函数变换成最⼩项表达式，根据最⼩项表达式确定各数据输⼊端的⼆元常量。

将数据选择器的地址信号C、B、A作为函数的输⼊变量，数据输⼊D0～D7，作为控制信号，控制各最⼩项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为⼀个3变量的函数产⽣器。

例1 试⽤8选1数据选择器74LS151产⽣逻辑函数解：把式变换成最⼩项表达式：显然D3、D5、D6、D7，都应该等于１，⽽式中没有出现的最⼩项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产⽣器的逻辑图：、例2 试⽤与上例相同的8选1数据选择器产⽣从表中可以看出，凡使L值为1的那些最⼩项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。

数字电子技术实验报告
一、实验目的：
1． 掌握TTL 逻辑门电路的主要参数意义
2． 掌握TTL 逻辑门电路主要参数以及测量方法
3． 通过与非门实现与门、或门、异或门。

二、实验设备;
1． 数字电路实验箱
2． 74LS00
3． 函数发生器、示波器
三、实验原理;
1． 实验室所用电路板中配备有与非门，可以通过各种逻辑运算，从而利用与非门实现
与门、或门、异或门等逻辑门电路。

2． Y=A ·B=1••B A ,从公式可以看出，可以将AB 与1接入与非门的两个输入端（输入1的端口悬空即可）。

3． B A B A Y •=+=，从公式可以看出可以将A 和1接入一个非门（2步骤中已经
实现非门），从而得到A ，同理可以得到B ，然后将A 和B 接入与非门的两个输入端，就可得到Y 。

4． Y=A B ⊗=))((B A B A ++=))((B A AB =))((B A AB 。

5． 取信号A 为方波，峰峰值是5V ，偏移量为2.5V ，频率为1000Hz ，B 取为逻辑开关。

四、实验结果图
2． 或门
B
A
& 1 &
3．
当B=0时，Y=A B ⊗=A 当B=1时，Y=A B ⊗=A
B 1 & A & 1
&
A
1
B
1
& B & & A &
&。

电路实验教材1实验八门电路逻辑功能及测试［实验目的］1熟悉门电路逻辑功能。

2了解数字电路实验模块及示波器的使用方法。

［实验仪器及材料］1双踪示波器2集成芯片74LS00二输入端四与非门2片74LS20四输入端双与非门1片74LS86二输入端四异或门1片74LS04六反相器1片［实验内容］选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。

线接好后经实验指导教师检查无误方可通电实验。

实验中改动接线须先断开电源，接好线后再通电实验。

1测试门电路逻辑功能双四输入与非门74LS20一只，按图8.1接线、输S1~S4电平开关，输出插口），出端接电平显示发（D1~D8任意一个）图8.1（2）将电平开关按表8.1置位，分别测输出电压及逻辑状态。

表8.1输入输出1234Y电压（V）HHHHLHHH（1）选用入端接2LLHH3LLLHLLLL2.异或门逻辑功能测试(1)选二输入四异或门电路74LS86，按图8.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。

(2)将电平开关按表8.2置位，将结果填入表中。

表8.2输入输出ABYY电压(V)LLHLHHHHHHLHLLLLLLHLHHLH3逻辑电路的逻辑关系(1)用74LS00按图8.3,8.4接线，将输入输出逻辑关系分别填入表8.3和表8.4中。

图8.34表8.3输入输出ABYLLLHHLHH图8.4表8.4输入输出ABYZLLLHHLHH(2)写出上面两个电路逻辑表达式。

4逻辑门传输延迟时间的测量。

用六反相器(非门)按图8.5接线，输入200KHZ连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd值。

55利用与非门控制输出。

用一片74LS00按图8.6接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。

6用与非门组成其它门电路并测试验证。

（1）组成或非门。

用一片二输入端四与非门组成或非门画出电路图，测试并填表8.5表8.5输入输出ABY00011011表8.6ABY000110_n_n_SBSKHz图8.5j-Ln_图8.66(2)组成异或门(a)将异或门表达式转化为与非门表达式。

《数字电路》实验报告项目一逻辑状态测试笔的制作一、项目描述本项目制作的逻辑状态测试笔，由集成门电路芯片74HC00、发光二极管、电阻等元器件组成，项目相关知识点有：基本逻辑运算、基本门电路、集成逻辑门电路等；技能训练有：集成逻辑二、项目要求用集成门电路74HC00制作简易逻辑状态测试笔。

要求测试逻辑高电平时，红色发光二极管亮，测试逻辑低电平时绿色发光二极管亮。

三、原理框图四、主要部分的实现方案当测试探针A测得高电平时，VD1导通，三级管V发射级输出高电平，经G1反相后，输出低电平，发光二级管LED1导通发红光。

又因VD2截止，相当于G1输入端开路，呈高电平，输出低电平，G3输出高电平，绿色发光二级管LED2截止而不发光。

五、实验过程中遇到的问题及解决方法（1）LED灯不能亮：检查硬件电路有无接错；LED有无接反；LED有无烧坏。

（2）不能产生中断或中断效果：检查硬件电路有无接错；程序中有无中断入口或中断子程序。

（3）输入电压没有反应：数据原理图有没有连接正确，检查显示部分电路有无接错；4011逻辑门的输入端有无浮空。

六、心得体会第一次做的数字逻辑试验是逻辑状态测试笔，那时什么都还不太了解，听老师讲解完了之后也还不知道从何下手，看到前面的人都起先着手做了，心里很焦急可就是毫无头绪。

老师说要复制一些文件协助我们做试验（例如：试验报告模板、试验操作步骤、引脚等与试验有关的文件），还让我们先画原理图。

这时，关于试验要做什么心里才有了一个模糊的框架。

看到别人在拷贝文件自己又没有U盘只好等着借别人的用，当然在等的时候我也画完了逻辑测试笔的实操图。

后面几次都没有过，但最后真的发觉试验的次数多了，娴熟了，知道自己要做的是什么，明确了目标，了解了方向，其实也没有想象中那么困难。

七、元器件一逻辑状态测试笔电路八、附实物图项目二多数表决器电路设计与制作一、项目描述本项目是以组合逻辑电路的设计方法，用基本门电路的组合来完成具有多数表决功能的电路。

数字电子技术实验指导书电气与电子工程学院实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路实验仪及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74LS86 二输入端四异或门 1 片三、实验内容1.测试门电路逻辑功能（1）.选用双四输入与非门74LS20一只，插入14P锁& 紧插座上按图1.1接线、输入端接K1-K16（电平开关输出插口），输出端接电平显示发光二极管（L1-L16任意一个）（2）.将电平开关按表1.1置位，分别测输出电压及逻辑状态。

表 1.1输出输出1 2 4 5 Y 电压（V）H H H HL H H HL L H HL L L HL L L L2．异或门逻辑功能测试（1）.选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。

（2）.将电平开关按表1.2置位拨动，将输出结果填入表中。

表 1.2输入输出A B Y Y电压L L L LH L L LH H L LH H H LH H H HL H L H3、逻辑电路的逻辑关系（1）.用74LS00、按图1.3，1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中，表1.3输入输出A B YL LL HH LH H表1.4输入输出A B Y ZL LL HH LH H（2）.写出上面两个电路逻辑表达式。

五、实验报告1.按各步骤要求填表并画逻辑图。

2.回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反相门，为什么？实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

实验八：数码管显示控制电路设计一、设计任务与要求：能自动循环显示数字0、1、2、3、4、0、3、0、3、4。

二、实验设备：1、数字电路实验箱；2、函数信号发生器；3、8421数码管；4、74LS00、74LS90。

三、实验原理图和实验结果：1、逻辑电路设计及实验原理推导：将0、1、2、3、4、0、3、0、3、4用8421码表示出来，如下表：表一用8421码表示设想用5421码来实现8421码表示的0、1、2、3、4、0、3、0、3、4，故将0、1、2、3、4、5、6、7、8、9用5421码表示出来以与上表做对比：表二 用5421码表示：观察表一，首先可得到最高位全为0，故译码器的“8”直接接低电平即可；对比表一和表二得，“4”位上的数字两表表示的数字是一样的，故“4”直接与5421码的“4”输出相连即可，即译码器的“4”连74LS90的“Q 3”端；数码管的“2”对应的无明显规律，列卡诺图如下:可得F2=1020Q Q Q Q ;最后一位与5421的“1”相同，故74LS90的Q1直接接数码管的“1”。

至此，实验原理图即可画出了.2、实验原理图：3、实验结果：编码器上依次显示0、1、2、3、4、0、3、0、3、4。

四、实验结果分析：实验结果为编码器上依次显示0、1、2、3、4、0、3、0、3、4，满足实验设计要求。

五、实验心得：在实验之前我用仿真软件，使用同样的实验器件仿真了序列0、1、2、3、4、1、3、0、2、4，已经把利用74LS90产生序列的原理掌握了，所以在实验时老师布置了本次的实验目的之后，我很快的设计出了如何连接电路，但是实验过程却没有想象的那么简单，实验电路板和仿真软件毕竟不同，实验中可能出现插线不紧或者松动的现象，函数发生器的相关参数的设置，偏移量的设置等等问题都会出现。

这就给实验的进行造成了很大的麻烦，查了几遍连线完全没有错误，但就是出不来想要的序列，最后重新安了一遍线，保证插线完好，并用了输出比较稳定的函数发生器产生序列，终于调出来了。

实验八触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器图8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表9－1为基本RS触发器的功能表。

基本RS触发器。

也可以用两个“或非门”组成，此时为高电平触发有效。

2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图8－2所示。

JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

图8－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表8－2表8－2注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1 ）— 次态 φ— 不定态 JK 触发器常被用作缓冲存储器，移位寄存器和计数器。

3、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。