计算机组织与系统结构第四章习题答案

第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。

第 4 章 习 题 答 案3. 已知某机主存空间大小为6４ＫB,按字节编址。

要求： (１）若用１K×4位的SR ＡＭ芯片构成该主存储器，需要多少个芯片？ (2)主存地址共多少位？几位用于选片？几位用于片内选址？ （３）画出该存储器的逻辑框图。

参考答案：（１）6４ＫB / 1Ｋ×４位 ＝ 64×2 ＝ 12８片。

（２)因为是按字节编址,所以主存地址共16位,6位选片，1０位片内选址。

(3)显然,位方向上扩展了2倍，字方向扩展了64倍。

下图中片选信号CS 为高电平有效。

A 15A 10A 9A 0D 0D 7……WE…4. 用６4K×1位的DRAM 芯片构成2５6K×8位的存储器。

要求:(１) 计算所需芯片数,并画出该存储器的逻辑框图。

(2） 若采用异步刷新方式,每单元刷新间隔不超过2ms,则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案: (1）25６KB / 64Ｋ×1位 = 4×8 = ３2片。

存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。

(2）因为每个单元的刷新间隔为2ms,所以,采用异步刷新时，在2ms 内每行必须被刷新一次,且仅被刷新一次。

因为DRAM 芯片存储阵列为64Ｋ＝25６×2５6，所以一共有256行。

因此，存储器控制器必须每隔2ｍｓ/256=7.8µs 产生一次刷新信号。

采用集中刷新方式时,整个存储器刷新一遍需要25６个存储(读写)周期,在这个过程中,存储器不能进行读写操作。

A 17A 16A 15A 0D 0D 7………5． 用８K×８位的ＥPROM 芯片组成３2Ｋ×16位的只读存储器，试问：（1）数据寄存器最少应有多少位? （２) 地址寄存器最少应有多少位? （3） 共需多少个ＥPRO Ｍ芯片？ ﻩ （4） 画出该只读存储器的逻辑框图。

1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别是△t 、2△t 和3△t 。

在下列各种情况下，分别写出连续执行n 条指令所需要的时间表达式。

⑴ 顺序执行方式。

⑵ 仅“取指令”和“执行”重叠。

⑶ “取指令”、“分析”和“执行”重叠。

答：⑴ 顺序执行方式12 ......1 2 12T ＝∑=++n1i i i i )t t t (执行分析取址＝n(△t ＋2△t ＋3△t)＝6n △t⑵ 仅“取指令”和“执行”重叠12 ......1 212T ＝6△t ＋∑=+1-n 1i i i )t t (执行分析＝6△t ＋(n-1)(2△t ＋3△t)＝(5n ＋1)△t⑶ “取指令”、“分析”和“执行”重叠12 34 ......1 2 3 41234△t2△t3△t△t2△t3△t△t2△t3△tT ＝6△t ＋∑=1-n 1i i )t (执行＝6△t ＋(n-1)(3△t)＝(3n ＋3)△t2. 一条线性流水线有4个功能段组成，每个功能段的延迟时间都相等，都为△t 。

开始5个任务，每间隔一个△t 向流水线输入一个任务，然后停顿2个△t ，如此重复。

求流水线的实际吞吐率、加速比和效率。

答：1 2 3 4 5 6 7 8 9 10 11 12 13 14 15...1 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 56 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23我们可以看出，在（7n+1）Δt 的时间内，可以输出5n 个结果，如果指令的序列足够长（n →∞），并且指令间不存在相关，那么，吞吐率可以认为满足：)n (t75t )n /17(5t )1n 7(n 5TP ∞→∆=∆+=∆+=加速比为：)n (720n /17201n 7n 20t )1n 7(t 4n 5S ∞→=+=+=∆+∆⨯=从上面的时空图很容易看出，效率为：)n (75n /1751n 7n 5t )1n 7(4t 4n 5E ∞→=+=+=∆+⨯∆⨯=3. 用一条5个功能段的浮点加法器流水线计算∑==101i i A F 。

计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。

第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

答：主存：主存储器，用于存放正在执行的程序和数据。

CPU可以直接进行随机读写，访问速度较高。

辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。

Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。

RAM：半导体随机存取存储器，主要用作计算机中的主存。

SRAM：静态半导体随机存取存储器。

DRAM：动态半导体随机存取存储器。

ROM：掩膜式半导体只读存储器。

由芯片制造商在制造时写入容，以后只能读出而不能写入。

PROM：可编程只读存储器，由用户根据需要确定写入容，只能写入一次。

EPROM：紫外线擦写可编程只读存储器。

需要修改容时，现将其全部容擦除，然后再编程。

擦除依靠紫外线使浮动栅极上的电荷泄露而实现。

EEPROM：电擦写可编程只读存储器。

CDROM：只读型光盘。

Flash Memory：闪速存储器。

或称快擦型存储器。

2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。

答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。

3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

第一章电脑系统结构的基本概念1.有一个电脑系统可按功能分成4级，每级的指令互不相同，每一级的指令都比其下一级的指令在效能上强M倍，即第i级的一条指令能完成第i-1级的M条指令的计算量。

现假设需第i级的N 条指令解释第i+1级的一条指令，而有一段第1级的程序需要运行Ks，问在第2、3和4级上一段等效程序各需要运行多长时间？答：第2级上等效程序需运行：(N/M)*Ks。

第3级上等效程序需运行：(N/M)*(N/M)*Ks。

第4级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ks。

note: 由题意可知：第i级的一条指令能完成第i-1级的M条指令的计算量。

而现在第i 级有N条指令解释第i+1级的一条指令，那么，我们就可以用N/M来表示N/M 表示第i+1级需(N/M)条指令来完成第i级的计算量。

所以，当有一段第1级的程序需要运行Ks时，在第2级就需要(N/M)Ks，以此类推2.硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。

答：软件和硬件在逻辑功能上是等效的，原理上，软件的功能可用硬件或固件完成，硬件的功能也可用软件模拟完成。

但是实现的性能价格比，实现的难易程序不同。

在DOS操作系统时代，汉字系统是一个重要问题，早期的汉字系统的字库和处理程序都固化在汉卡〔硬件〕上，而随着CPU、硬盘、内存技术的不断发展，UCDOS把汉字系统的所有组成部份做成一个软件。

3.试以实例说明电脑系统结构、电脑组成与电脑实现之间的相互关系与影响。

答：电脑系统结构、电脑组成、电脑实现互不相同，但又相互影响。

〔1〕电脑的系统结构相同，但可采用不同的组成。

如IBM370系列有115、125、135、158、168等由低档到高档的多种型号机器。

从汇编语言、机器语言程序设计者看到的概念性结构相同，均是由中央处理机/主存，通道、设备控制器，外设4级构成。

其中，中央处理机都有相同的机器指令和汇编指令系统，只是指令的分析、执行在低档机上采用顺序进行，在高档机上采用重叠、流水或其它并行处理方式。

计算机组织与结构知到章节测试答案智慧树2023年最新河北师范大学第一章测试1.运算器的主要功能是执行（）。

参考答案:算术运算和逻辑运算2.冯·诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（）。

参考答案:便于用逻辑门电路实现算术运算;制造两个稳态的物理器件较容易;二进制的运算规则简单3.下列软件中，不属于系统软件的是（）。

参考答案:C语言源程序4.MIPS描述（）。

参考答案:计算机的整数运算速度5.下列选项中，能缩短程序执行时间的是（）。

<br>Ⅰ提高CPU的时钟频率Ⅱ优化数据通路结构Ⅲ对程序进行编译优化参考答案:Ⅰ、Ⅱ和Ⅲ第二章测试1.88H可表示成多种形式，以下选项中错误的表示是（）。

参考答案:8位二进制数-8的补码2.某计算机以两个字节存储短整数，若某短整数在内存中的机器码为FFFFH，则此短整数的真值不可能是（）。

参考答案:13.十进制-61的8位二进制原码是（）。

参考答案:101111014.当运算结果的最高位为1时，标志位（）。

参考答案:SF=15.若x=103, y=-25,则下列表达式采用8位定点补码运算实现时，会发生溢出的是（）。

参考答案:x-y6.整数x的机器数为1101 1000，分别对x进行逻辑右移1位和算术右移1位操作，得到的机器数分别为（）。

参考答案:0110 1100、1110 11007.下列有关浮点数加减运算的叙述中，正确的是（）。

<br>①对阶操作不会引起阶码上溢或下溢②右规和尾数舍入都可能引起阶码上溢<br>③左规时可能引起阶码下溢④尾数溢出时结果不一定溢出参考答案:①、②、③、④8.浮点数进行左规时，（）。

参考答案:尾数左移1位，阶码加-19.某机字长32位，其中1位表示符号位。

若用定点小数移码表示，则最大数为（）。

参考答案:(2^31-1) /2^3110.float 型数据通常用IEEE754单精度浮点数格式表示。

第四章课后题1、设二级虚拟存储器的TA1=10^(-7)s、TA2=10^(-2)s,为使存储层次的访问效率e 达到最大值的80%以上，命中率H至少要求达到多少实际上这样高的命中率是很难达到的，那么从存储层次上如何改进解：∵e=1/[H+(1-H)r] 且r=TA2/TA1 ∴H至少达到%这样的命中率很难达到，可在二级存储器间加一层电子磁盘，降低r，从而降低对H的要求。

2、程序存放在模32单字交叉存储器中，设访存申请队的转移概率λ为25%,求每个存储周期能访问到的平均字数。

当模数为16呢由此你可得到什么结论解：B=[ 1-(1-λ)^m] /λ由λ=,m=32 求得：B=4-4*(3/4)^32=4同理，m=16时,B=4-4*(3/4)^16=由此可看出，当转移概率λ为25%比较大时，采用模32与模16的每个存储周期能访问的平均字数非常相近。

就是说，此时，提高模数m对提高主存实际频宽已不显着。

实际上，模数m的进一步增大，会因工程实现上的问题，导致实际性能反而可能比模16的还要低，且价格更高。

所以模数m不宜太大。

对于λ为25%的情况，可以计算机出m=8时，其B已经接近于了。

3、设主存每个分体的存取周期为2μs，宽度为4个字节。

采用模m多分体交叉存取，但实际频宽只能达到最大频宽的倍。

现要求主存实际频宽为4MB/S,问主存模数m应取多少方能使两者速度基本适配其中m取2的幂。

解：由题意已知存取周期Tm=2*10^(-6)s,宽度W=4B,B实==4*2^20B/S,Bm=W*m/Tm=*10^6B/Sm=Bm*Tm/W=*10^6*2*10^-6/4=所以m取4能满足要求.①微秒（百万分之一秒)1μs=10^-6s②计量单位中的M(兆)是10的6次方，见到M自然想起要在该数值的后边也表示到了百万级的数量级，MB，即扩大一百万倍。

在二进制中，0续上六个但1MB不正好等于1000000字节，而是1048576字节，即1MB = 2E+20 Bytes = 1048576Bytes。

第一章计算机系统结构的基本概念1.有一个计算机系统可按功能分成4级，每级的指令互不相同，每一级的指令都比其下一级的指令在效能上强M倍，即第i级的一条指令能完成第i-1级的M条指令的计算量。

现若需第i级的N 条指令解释第i+1级的一条指令，而有一段第1级的程序需要运行Ks，问在第2、3和4级上一段等效程序各需要运行多长时间？答：第2级上等效程序需运行：(N/M)*Ks。

第3级上等效程序需运行：(N/M)*(N/M)*Ks。

第4级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ks。

note: 由题意可知：第i级的一条指令能完成第i-1级的M条指令的计算量。

而现在第i 级有N条指令解释第i+1级的一条指令，那么，我们就可以用N/M来表示N/M 表示第i+1级需(N/M)条指令来完成第i级的计算量。

所以，当有一段第1级的程序需要运行Ks时，在第2级就需要(N/M)Ks，以此类推2.硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。

答：软件和硬件在逻辑功能上是等效的，原理上，软件的功能可用硬件或固件完成，硬件的功能也可用软件模拟完成。

但是实现的性能价格比，实现的难易程序不同。

在DOS操作系统时代，汉字系统是一个重要问题，早期的汉字系统的字库和处理程序都固化在汉卡（硬件）上，而随着CPU、硬盘、内存技术的不断发展，UCDOS把汉字系统的所有组成部份做成一个软件。

3.试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与影响。

答：计算机系统结构、计算机组成、计算机实现互不相同，但又相互影响。

（1）计算机的系统结构相同，但可采用不同的组成。

如IBM370系列有115、125、135、158、168等由低档到高档的多种型号机器。

从汇编语言、机器语言程序设计者看到的概念性结构相同，均是由中央处理机/主存，通道、设备控制器，外设4级构成。

其中，中央处理机都有相同的机器指令和汇编指令系统，只是指令的分析、执行在低档机上采用顺序进行，在高档机上采用重叠、流水或其它并行处理方式。

计算机体系结构第四章练习题参考解答第四章4.52 浮点数系统使⽤的阶码基值r e =2，阶值位数q=2，尾数基值r m =10，尾数位数p ′=1，即按照使⽤的⼆进制位数来说，等价于p=4。

计算在⾮负阶、正尾数、规格化情况下的最⼩尾数值、最⼤尾数值、最⼤阶值、可表⽰的最⼩值和最⼤值及可表⽰数的个数。

解: 最⼩尾数值：r m -1 = 10-1 = 0.1最⼤尾数值：1- r m -p ′ =1-10-1 = 0.9 最⼤阶值：2q -1=3可表⽰数的最⼩值：1×r m -1 = 10-1 = 0.1 可表⽰数的最⼤值：r m 2q-1×（1- r m -p ′）=103（1-10-1）= 900可表⽰数的个数：2q ×r m p ′（r m -1）/r m = 22×101（10-1）/10 = 364.53 ⼀台机器要求浮点数的字长的精度不低于10-7.2，表数的范围正数不⼩于1038，且正负对称。

尾数⽤原码、纯⼩数表⽰，阶码⽤移码、整数表⽰。

设计这种浮点数的格式。

解依题意，取表数范围N =1038，表数精度δ=10-7.2。

由式（4-4）得：37log(log10log 21)log 2q +> = 6.99，上取整，得到阶码字长q=7。

由式（4-5）得：16log1053.2log 2p -->=，上取整，得到尾数字长p=24。

从⽽加上⼀个尾数符号位和⼀个阶码符号位，浮点数的总字长为：p+q+2=24+7+2=33。

实际浮点数总字长应为8的倍数，故取浮点数总字长为40位。

多出的7位可以加到尾数字长p 中⽤于提⾼浮点数的表数精度，也可以加到阶码字长q 中来扩⼤浮点数的表数范围。

暂且让p 增加6位，q 增加1位，即p=30，q=8。

如图4-8所⽰是设计出来的浮点数格式。

图4-8 例4.2浮点数的设计格式4.58 ⽤于⽂字处理的某专⽤机，每个⽂字符⽤4位⼗进制数字（0～9）编码表⽰，空格⽤︼表⽰。

第四章练习题（1）一、单项选择题在下面各题的4个备选答案中，只有一个答案是正确的，请把正确答案的标号（A~D）填入题后面的括号中。

1．输入输出数据不经过CPU内部寄存器的输入输出方式是（B ）。

A．程序控制输入输出方式B．直接存储器访问方式C．中断输入输出方式D．上面3种方式2．直接存储器访问方式的并行性是指（ A ）。

A．CPU和DMA控制器并行工作B．C PU和主存储器并行工作C．外设和主存储器并行工作D．多个外设可以同时并行地通过DMA控制器进行数据传送3．指令执行结果出现异常而引起的中断是（C）。

A．外部中断B．机器校验中断C．程序性中断D．I/O中断4. 主存故障引起的中断是（B ）。

A．外部中断B．机器校验中断C．程序性中断D．I/O中断5. 在中断处理过程中，完全由硬件自动执行的步骤是（D）。

A．返回中断点B．识别中断源C．保存将被中断服务程序破坏的通用寄存器中的内容D．保存中断点6. 在配置有通道的计算机系统中，用户程序需要输入输出时，引起的中断是（C）。

A．程序性中断B．外部中断C．访管中断D．I/O中断7. 通道程序结束时引起的中断是（A ）。

A．I/O中断B．访管中断C．外部中断D．程序性中断8. 当计算机系统通过执行通道程序完成输入输出工作时，执行通道程序的是（ D ）。

通道处理机。

A．指定的外设B．C PU和通道C．C PUD ． 通道9. 在由多个通道组成的I/O 系统中，I/O 系统的最大流量是（ C ）。

A ． 各通道实际流量之和B ． 各通道最大流量的最大值C ． 各通道最大流量之和D ． 各通道实际流量的最大值10. 通道最大流量等于通道实际流量时，有可能发生局部的数据丢失，这是因为（ A ）。

A ． 通道没有空闲的工作周期及时响应优先级低的外设的个别数据传送请求B ． 通道流量匹配的要求不够合理C ． 通道在数据传送过程中丢失数据D ． 多个外设的数据传输速率之和大于通道最大流量二、填空题1． 通过通道完成一次输入输出工作，CPU 需要2次调用操作系统的管理程序，第1次调用是为了（编制通道程序），第2次调用是为了（进行正常结束的登记等工作或进行异常处理）。

第 4 章 习 题 答 案3. 已知某机主存空间大小为64，按字节编址。

要求： （1）若用1K×4位的芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。

参考答案： （1）64 / 1K×4位 = 64×2 = 128片。

（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。

（3）显然，位方向上扩展了2倍，字方向扩展了64倍。

下图中片选信号为高电平有效。

A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的芯片构成256K×8位的存储器。

要求：（1） 计算所需芯片数，并画出该存储器的逻辑框图。

（2） 若采用异步刷新方式，每单元刷新间隔不超过2，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256 / 64K×1位 = 4×8 = 32片。

存储器逻辑框图见下页（图中片选信号为高电平有效）。

（2）因为每个单元的刷新间隔为2，所以，采用异步刷新时，在2内每行必须被刷新一次，且仅被刷新一次。

因为芯片存储阵列为64256×256，所以一共有256行。

因此，存储器控制器必须每隔2256=7.8µs 产生一次刷新信号。

采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。

A 17A 16A 15A 0D 0D 7………5. 用8K×8位的芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个芯片？ （4） 画出该只读存储器的逻辑框图。

参考答案：（1）数据寄存器最少有16位。

（2）地址寄存器最少有：15位（若按16位的字编址）；16位（若按字节编址）。

第4章部分习题参考答案4.1 解释下列术语⏹存储器最大频宽－存储器连续工作时所能达到的频宽。

⏹存储器实际频宽－存储器实际工作时达到的频宽，它一般小于存储器最大频宽。

⏹模m交叉编址－交叉访问存储器由多个存储体（m个存储模块）组成一个大容量的存储器，对多个存储体的存储单元采用交叉编址方式，组成交叉访问存储器。

通常有两种交叉编址方式，一是地址的高位交叉编址，一般使用较少转型是低位交叉编址，即由m个存储体组成的低位交叉存储器的存储单元地址的低log2m位称为体号k，高log2n位称为体内地址j，存储单元地址A的计算公式为：A＝m×j×k。

若已知地址A，可计算出对应的体号k=A mod m，体内j=[A/m]地址。

高位交叉编址主要用于扩展常规主存的容量，而低位交叉编址主要用于提高常规主存的访问速度。

⏹程序局部性－程序中对于存储空间90％的访问局限于存储空间的10％的区域中，而另外10的访问则分布在存储空间的其余90％的区域中。

这就是通常说的程序局部性原理。

访存的局部性规律包括两个方面，一是时间局部性：如果一个存储项被访问，则可能该项会很快被再次访问；二是空间局部性：如果一个存储项被访问，则该项及其邻近的项也可能很快被访问。

⏹虚拟存储器－即“主存－辅存”存储层次，主要目的是为了弥补主存容量的不足，可以为程序员提供大量的程序空间。

其部分功能采用硬件，其余则由操作系统的存储管理软件来实现，对于系统程序员不透明。

⏹段式管理－把主存按段分配的存储管理方式。

它是一促模块化的存储管理方式，每个用户程序模块可分到一个段，该程序模块博只能访问分配给该模块的段所对应的主存空间。

段长可以任意设定，并可放大和缩小。

系统中通过一个段表指明保段在主存中的位置。

段表中包括段名（段号）、段起点、装入位和段长等。

段表本身也是一个段。

段一般是程序模块划分的。

⏹页式管理－把虚拟存储空间和实际存储空间等分成固定大小的页，各虚拟页可装入主存中的不同实际页面位置。

第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ，按字节编址。

要求：（1）若用1K×4位的SRAM 芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。

参考答案：（1）64KB / 1K×4位 = 64×2 = 128片。

（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。

（3）显然，位方向上扩展了2倍，字方向扩展了64倍。

下图中片选信号CS 为高电平有效。

A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。

要求： （1） 计算所需芯片数，并画出该存储器的逻辑框图。

（2） 若采用异步刷新方式，每单元刷新间隔不超过2ms ，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256KB / 64K×1位 = 4×8 = 32片。

存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。

（2）因为每个单元的刷新间隔为2ms ，所以，采用异步刷新时，在2ms 内每行必须被刷新一次，且仅被刷新一次。

因为DRAM 芯片存储阵列为64K=256×256，所以一共有256行。

因此，存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。

采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。

A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个EPROM 芯片？（4） 画出该只读存储器的逻辑框图。