下载文档原格式
数字电路电子时钟课程设计整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。
其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。
电路的信号输入由晶振电路产生，并输入各电路方案论证：方案一数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。
优点：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
方案二秒、分计数器为60进制计数器，小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS90构成。
优点：简单易懂，比较好调试。
1 设计原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现一天24h的累计。
译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。
校时电路是来对“时、分、秒”显示数字进行校对调整。
其数字电子钟系统框图如下:图 1 数字电子钟系统框图4 详细设计及实验步骤4.1秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
课程设计(综合实验)报告题目：第四个实验数字电子钟院系：计算机科学系班级：计算计科学与技术1班学号：学生姓名：队员姓名：指导教师：《数字逻辑》综合实验任务书一、目的与要求1 目的1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。
1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。
1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。
1.4提高学生运用所学的理论知识和技能解决实际问题的能及其基本工程素质。
2.要求2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。
2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。
要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。
2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。
2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确使用方法。
利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。
2.5学会撰写综合实验总结报告。
2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。
要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。
2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。
二、主要内容数字电子钟设计一台能显示时﹑分、秒的数字电子钟，要求如下：1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器；2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。
元器件选择74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块TDS-4实验箱导线若干所需要器件的图片如下1同步十进制计数器74LS162 3输入正与非门74LS002异步十六进制计数器 74LS161 4GAL20V8一、 设计（实验）正文数字钟实际上是一个对标准频率（1HZ ）进行计数的计数电路。
数字电子钟逻辑电路设计数字电子钟是一种通过电子元器件来显示时间的设备。
它采用数字显示方式，能够精确地显示时、分、秒，并具备时间设置、闹钟功能等。
本文将为您介绍一种数字电子钟的逻辑电路设计。
一、设计目标本设计旨在实现一个简单且稳定的数字电子钟，具有以下功能：1. 显示当前的时、分、秒；2. 具备设置时间的功能；3. 具有闹钟功能，能在设定的时间触发闹钟；4. 使用稳定的时钟信号，确保显示的准确性。
二、设计思路1. 时钟信号时钟信号是数字电子钟的核心，它提供了每一秒的时间基准。
我们可以使用晶体振荡器作为时钟信号源，晶体振荡器能提供稳定的频率信号，确保显示的准确性。
2. 计时功能数字电子钟需要精确地计时，因此需要设计一个计时模块。
我们可以使用可编程计数器作为计时模块，根据时钟信号的频率，在每个计时周期内加1，从而实现精确的计时功能。
3. 数码管显示为了显示时、分、秒等信息，我们需要使用数码管。
数码管由多个数码管单元组成，每个数码管单元可以显示一个数字(0-9)。
通过控制每个数码管单元的输入信号，我们可以实现相应的数字显示。
4. 设置功能为了实现设置时间的功能，我们可以使用开关和触发器。
当用户按下设置按钮时，触发器会将时、分、秒数据锁存，并将数据传输到计时模块中。
用户可以通过增加或减少按键来调整时间，同时按下确认按钮后，触发器会将锁存的时间数据传输到计时模块中，实现时间的设置。
5. 闹钟功能为了实现闹钟功能，我们可以设置一个闹钟触发器模块。
用户可以按下闹钟设置按钮，将所需闹钟时间输入到触发器中，并按下确认按钮进行确认。
当达到设定的闹钟时间时，触发器会输出一个高电平信号，触发闹钟。
三、电路设计1. 时钟信号部分时钟信号部分使用晶体振荡器作为时钟源，通过稳压电源提供适当的电压，并通过数字时钟芯片将信号引入。
2. 计时功能部分计时功能部分由可编程计数器组成，计数器的时钟输入与时钟信号相连接，使其能够按照时钟信号的频率进行计数。
电子数字时钟课程设计报告（数电）第一篇：电子数字时钟课程设计报告(数电)数字电子钟的设计1.设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标1.时间以12小时为一个周期；2.显示时、分、秒；3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。
4、完成3000字的课程设计报告2.功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2 原理框图3.功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。
数字逻辑课程设计姓名:学号:班级：计102指导老师:2012-05-20数字钟简要说明数字钟是由振荡器、分频器、计秒电路、计分电路、计时电路组成。
计时有24h和12h两种。
当接通电源或数字钟走时出现误差，都需要对数字钟作手动时分秒时间校正。
一。
任务与要求设计任务：设计一个具有整点报时功能的数字钟要求：1、设计一个有“时”、“分”、“秒”（11小时59分59秒）显示且有校时功能的数字钟。
2、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。
3、计时过程具有整点报时功能，当时间到达整点前10秒进行报时。
4、用中小规模集成电路组成数字钟，并在实验箱上进行组装、调试。
5、画出框图和逻辑电路图。
功能：1、计时功能：要求准确计时，以数字形式显示时、分、秒的时间。
小时的计时要求为“12翻1”。
2、校时功能：当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。
校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种。
“快校时”是通过开关控制，使计数器对1Hz 的校时脉冲计数 。
“慢校时”是用手动产生单脉冲作校时脉冲。
3、仿广播电台整点报时：每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。
二、设计方案 电路组成框图：图1 数字钟电路组成框图数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。
其主要功能为计时、校时和报时。
利用60进制和12进制递增计数器子电路构成数字钟系统，由2个60进制同步递增计数器完成秒、分计数，由12进制同步递增计数器完成小时计数。
秒、分、时之间采用同步级联的方式。
开关S1和S2分别是控制分和时的校时。
数字逻辑课程设计报告电子钟数字逻辑课程设计报告-电子钟数字逻辑电路―课程设计报告数字逻辑课程设计报告-----多功能数字钟的同时实现一．设计目的：1.学会应用领域数字系统设计方法展开电路设计。
2.进一步提高maxplusii软件开发应用领域能力。
3.培育学生综合实验能力。
二．实验仪器与器材：1、开发软件maxplusii软件2、微机3、isp实验板se_3型isp数字实验开发系统4、打印机三．实验任务及建议设计一个多功能数字钟：1.能进行正常的时、分、秒计时功能。
1）用m6m5展开24十进制小时的表明；2）用m4m3展开60十进制分的表明；3)用m2m1进行60进制秒的显示。
2.利用按键实现“校时”、“校分”和“秒清单”功能。
1)按下sa键时，计时器快速递减，按24小时循环，并且计满23时返回00。
2)按下sb键时，计时器迅速递增，按60小时循环，并且计满59时回到00，但不向时进位。
3)按下sc，秒清零。
建议按下“sa”或“sb”均不能产生数字LBP（“sa”、“sb”按键就是存有晃动的，必须对“sa”“sb”展开窭晃动处置。
）3.能够利用实验板上的扬声器并作整点报时功能。
1）当计时到达59分50秒时开始报时，在59分50、52、54、56、58秒鸣叫，鸣叫声频为500hz。
2）抵达59分后60秒时为最后一声整点报时。
整点报时的频率为1kz。
4.能够惹出时1）闹时的最小时间间隙为10分钟。
2）惹出时长度为1分钟。
3）惹出时声响就是单频的。
5．用maxplusii软件设计符合以上功能要求的多功能数字钟，并用层次化设计方法设计该电路。
1）通过语言同时实现各模块的功能，然后再图画出高电路的顶层图。
2）消抖电路可以通过设计一个d触发器来实现，sa、sb、sc等为包含抖动的诸如信号，而电路的输出则是一个边沿整齐的输出信号。
3）其他的计时功能、表明功能、多路挑选功能、分频功能、报时功能和惹出时等功能模块都用vhdl语言实现。
数字电路逻辑设计课程设计学校：学院：专业班级：姓名：学号：同组人：课程设计题目数字电子钟设计要求1. 设计一个具有时、分、秒显示的电子钟（23小时59分59秒）。
2. 该电子钟应具有手动校时、校分得功能。
3. 整点报时。
从59分50秒起，每隔2s发出一次“嘟”的信号。
连续5次，最后1次信号结束即达到正点。
设计方案1. 数字电子钟基本工作原理和整体设计方案数字钟实际上是一个对标准频率进行计数的计数电路。
它的计时周期是24小时，由于计数器的起始时间不可能与标准时间（如北京时间）一致所以采用校准功能和报时功能。
数字电子钟是由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过时、分、秒译码器显示时间。
秒脉冲是整个系统的时基信号，它直接决定计时系统的精度，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。
时计数器采用24进制计时器，可实现对一天24小时的计时。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发一音频发生器实现报时。
校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
数字电子钟逻辑框图如下：2. 数字电子钟单元电路设计、参数计算和元件芯片选择（1）石英晶体振荡器和分频器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体的某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
内蒙古师范大学计算机与信息工程学院《数字电路》课程设计报告设计题目数字电子钟逻辑电路设计指导教师戚桂美职称讲师姓名勿日勒学号*********日期2008-10-24数字电子钟逻辑电路设计计算机与信息工程学院2006级2班勿日勒200018524指导教师戚桂美讲师摘要本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门采用异步连接设计构成数字电子钟。
分、秒均使用60进制循环计数，时使用24进制循环计数。
关键词电子时钟；清零；循环计时1设计任务及主要技术指标和要求1.1 设计任务：用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。
1.2 主要技术指标和要求：1.2.1 由555定时器产生1Hz的标准秒信号。
1.2.2 秒、分为00~59进制计数器1.2.3 时为00~23二十四进制计数器。
2引言数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。
如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。
3工作原理数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。
秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。
秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。
3.1 4位同步计数器74LS161引脚结构图，如图1（74SL160的引脚结构与74SL161完全相同）：3.2 二输入四与非门74LS00引脚结构图，如图2：3.3 74LS161功能如表1所示：3.4 非门真值表如表2所示：输入输出P T CP C D1D2D3Q0Q1Q2Q3 L ××××××××L L L LH L ××↑D0D1D2D3D0D1D2D3H H H H ↑××××计数H H L ××××××保持H H ×L ×××××保持表1 74LS161功能表A B Y0 0 10 1 11 0 11 1 0表2 与非门真值表4电路组成部分4.1 计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。
内蒙古师范大学计算机与信息工程学院《数字逻辑》课程设计报告数字电子钟逻辑电路设计摘要数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所得大型数显示电子钟。
数字电子钟由以下几部分组成：石英晶体震荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器及二十四进制计时计数器，以及秒、分、时的译码显示部分等。
秒计数器的十位和分计数器的十位采用六进制，其他位采用十进制。
关键词74LS161 芯片；60 进制转换；24 进制转换；数码管。
正文:1设计任务及主要技术指标和要求任务及主要指标：用中、小规模集成电路设计一台能显示时、分的数字电子钟。
要求如下：1 由数字逻辑试验箱提供1Hz 的标准秒信号。
2分为00〜59六十进制计数器。
3时为00〜23二十四进制计数器。
2工作原理数字电子钟的秒脉冲发生器由电路箱提供，计数部分主要由4 个161 芯片和2个00芯片组成。
使用置数法连接电路实现进位。
设11〜14 引脚为Q0 〜Q3：（1）分的连接方法分的个位上逢十秒进一，先将161 的十六进制改为十进制，将分的个位上的C3和Q0用与非门连接后接到LD反和下一个芯片（分的十位）的CP上, 即Q3 Q2 Q i Q o=OOOO开始，变到Q3 Q2 Q i Q o=1001时，则分的个位向十位进一。
分的十位逢六进一。
分的十位上的Q2 和Q0 用与非门连接后接到LD 反和下一个芯片（时的个位）的CP上，从Q3QQ Q）=OOOO开始，到Q3 Q2 Q Q O=O1O1 时，则分的十位向分的个位进一。
（2）时的连接方法当时的个位的Q3 Q2 Q1 Q O=OOOO 开始，当Q3 Q2 Q1 Q O=O1OO 时，则时的个位向时的十位进一。
当时的十位的C3 Q2 Q i Q O=OOOOO开始，C3 Q2 Q iQ O=OO1O 时，时的个位的Q3 Q2 Q1 Q O=O1OO 时，为了完成满24 点的清零，要将时的个位上的Q2 与十位上的Q i 用与非门连接后的输出端接到个位和十位的CR反上，即完成了芯片间的部分组合。
《数字电子技术》课程设计(2012计算机卓越班)题 目：数字电子钟逻辑电路设计指导老师：宋静组 员：魏峰、田甜、汪淼、宋帆、潘智敏2014年6月而且可护关护层高中资可以杂设备卷总体能地缩行自一、课题介绍数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。
小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。
下图为数字电子钟的电路组成方框图：图1.1 数字电子钟框图二、设计任务用中、小规模集成电路设计一台能显示分、秒的数字电子钟，要求如下：1.由晶振和分频电路产生1Hz标准秒信号。
2.秒、分为00～59六十进制计数器。
3.整点报时。
整点报时电路要求在每个整分点亮信号灯。
三、数字电子钟逻辑电路的电路原理设计与分析3.1总体设计方案方框图下图为我们设计的总体方案方框图：图3.1 总体设计方框图3.2二分频电路采用74LS74 双触发器。
利用双触发器将2Hz 信号分频成1Hz 信号，把 与D D Q 相连可实现二分频电路的功能。
D 图3.2 二分频电路设计3.3计数器设计3.3.1 秒60进制计数秒计数器由秒个位计数器JSl 和秒十位计数器JS2组成。
JSl 组成十进制计数，JS2组成六进制计数。
十进制计数用反馈归零法设计，用CD4510(四位十进制计数器)来设计。
六进制计数的反馈方法是当CK 输入第六个脉冲时， 输出状态“”，用与门0110D C B A Q Q Q Q 将取出，送到计数器R 清零端，使计数器归零，从而实现六进制计数。
C B Q Q 如下图所示，采用CD4510设计的秒60进制计数器：图3.3 秒60进制计数器设计图CD4510采用的是BCD 码，采用四个输入，四个输出连到数码管。
CD4510真值表输入输出DCBA显示0111211314115116111718119对全部高中资料试卷电气设备，在安装过程中以及安装结束后进行高中资料试卷调整试验；通电检查所有设备高中资料电3.4译码器本设计中，实验箱已安装cd4511译码器，只需传输编码进去即可。
综述由于现代社会模拟电子技术基础和数字电子技术基础的高速发展，因而由这技术制造出来的越来越先进，数字钟体积小，安装使用方便，不仅可以作为家用电子钟，而且可以广泛用于车站、体育场馆等公共场所。
虽然数字钟的外形和功能不尽相同，但是用于制造数字钟的原理基本上都是一样的。
所谓数字钟，是指利用电子电路构成的计时器。
它的计时周期为24小时，显示满刻度为23时59分59秒，具有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。
本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。
供扩展的方面涉及到整点报时、定时闹钟等。
1 构成与原理分析1.1 数字电子钟的构成框图数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
图3-1 数字电子钟的构成框图1.2 原理分析一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。
干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。
它的计时周期为24小时，显示满刻度为23时59分59秒，具有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。
2 单元电路及其工作原理2.1晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的方波信号,可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
采用由逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器，使振荡频率f=1HZ。
图2-1 晶体振荡器电路图2-2 晶体振荡器电路2.2时间计数器电路数字钟时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器。
利用两片74290组成的60进制计数器如图3.4或3.5所示，输入计数脉冲CP加在CLKA’端，把QA与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。
通过反馈端，控制清零端清零，其中个位接成十进制形式，十位接成六进制形式。
秒和分计数均由60进制递增计数器来完成。
图2-3 时间计数器——秒电路图2-4 时间计数器——分电路个位同样接成十进制形式，十位通过QA与CLKB＇外部连接，向显示屏间隔地输出“0”与“1”，组成24进制递增计数器。
构成时间计数器——时电路。
如图3.6所示。
图2-5 时间计数器——时电路2.3调时调分电路如图3.7，将时、分电路的计数器直接接到振荡器，再分别由开关“A”及“S”控制电路的接通与断开，实现调时、调分。
图2-6 调时调分电路2.4整点报时电路当分秒同时出现为0时，灯亮。
电路如图3.8所示。
这里采用的全是TTL门电路。
图2-7 整点报时电路2.5定时闹钟电路定时器定时时间的设定，可用开关，分别置入0或1，就可以在其输入端得到对应的0或1。
然后与数字钟的输出端用或非门、与非门、非门和与门组成比较电路，当定时器数值与时钟的值一致时便可触动电铃使之报时。
这里使用灯泡以便于显示，当定时控制电路的时分与时钟电路的时分相同时，灯亮。
电路如图3.9所示。
图2-8 定时闹钟电路3 整机电路图数字电子钟由以下几部分组成：石英晶体振荡器和分器组成的秒脉冲发生器；校时电路；六十进制秒，分计数器及二十四进制计时计数器，秒，分，时的译码显示部分;调时调分电路;整点报时电路；定时闹钟电路。
首先构成一个555定时器产生一秒钟的震荡周期，由74LS90采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。
使用555定时器的输出作为秒计数器的CP脉冲，把秒计数器地进位输出作为分计数器地CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。
使用LED显示器进行显示。
再选用合适的集成块，本实验中使用的芯片有555时基电路一块，74LS90十块，74LS08五块以及TTL逻辑门若干、电阻电容若干、电源导线若干。
根据实验原理图进行联线就可以组成一个数字电子钟。
图3-1 整机电路图4 芯片介绍4.1 555时基电路晶体振荡器采用555时基电路，它是一种数字、模拟混合型的中规模集成电路，应用十分广泛。
它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。
其电路类型有双极性和CMOS型两大类，二者的结构和工作原理类似。
二者的逻辑功能和引脚排列完全相同，易于互换。
555内部结构如图2.1，外部管脚如图2.2。
图5-1555的内部结构图图5-2555外部管脚图4.2 74LS90异步加法计数器74LS90由四个触发器及附加门组成，它有两个时钟脉冲输入端A CP 、B CP 。
两个清零输入端Ro(1)、Ro(2)，两个置“9”输入端R9(1)、、、R9(2)，四个输出端QDQCQBQA ，两个NC 端(空脚)。
从功能表我们便清楚地知道它的功能。
利用74LS90的Ro(1)、Ro(2)和R9(1)、、、R9(2)可以实现复位和置位功能。
当R9(1)、、、R9(2)两个输入端全为“1”时，无论Ro(1)、Ro(2)为何状态，计数器置“9”；当Ro(1)、Ro(2)都为“1”时，R9(1)、、、R9(2)中有一个为“0”时，计数器清零。
当Ro 、R9，输入端都为低电平时，74LS90方可计数。
计数功能如下：①时钟脉冲从A 端输入，从QA 端输出，则是二进制计数器。
②时钟脉冲从B 端输入，从QD 、QC 、QB 。
端输出，则是异步五进制加法计数器。
③当QA 和CPB 端相连，时钟脉冲从A 端输入，从QD 、QC ，QB 、QA 端输出，则是8421码十进制计数器。
④当A 端和QD 端相连，时钟脉冲从B 端输入，从QD 、Qc 、QB 、QA 端输出，则是5421码十进制计数器。
图5-3 74LS90的逻辑图及管脚图5 部分逻辑电路的仿真当秒的开关接由晶体振荡器直接生成的1HZ信号，分、时的开关分别接来自秒、分的进位时，LED显示器可准确显示00：00：00——23：59：59，24小时制的时间计数。
通过对时、分两开关的即“A”、“S”调节，可分别实现调时调分的功能。
当时间显示为整点时，由整点报时电路可报时，在此电路中，为彩色指示灯变红。
通过对定时电路中，分、时的开关即“Z”、“X”的调节，可定时。
当时间显示为所定时间时，可实现一分钟的报时。
在此电路中，为彩色指示灯变红。
按下仿真按钮，观察LED的显示情况， LED 数码管显示累加的秒脉冲,秒显示每累加到59后回零向分进一，分计数器也为60进制，进行正常计算。
图6-1 逻辑电路的仿真设计体会这次的数字电子钟设计，是我第一次独立的进行一个电路的设计与制作。
由于刚开始对设计思路并不是很清晰而且对Multisim的使用方法并不是很熟悉，以至于整个过程花了我不少时间，可当做完时才发现做这个数字钟并不是很难很难，主要是在调试时花了不少时间，其间换了不少器件，有的器件在理论上可行，但在实际运行中就无法看到效果，所以调试花了我不少时间，有时无法找出错误便更换器件重新接线以使电路正常运行。
在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。
似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作Multisim软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。
本次课程设计主要是用软件仿真，如果是实际加工电路板就更加锻炼我们的动手能力了，因此，我们的能力还有待提高。
不过通过这次课程设计，使我的模电以及数电知识得到了巩固。
参考文献[1]童诗白．模拟电子技术基础［第四版］．北京：高等教育出版社，2013：420-422．[2]阎石．数字电子技术基础［第五版］．北京：高等教育出版社，2006：160-204．[3]金维香．谢玉梅．电子测试技术．长沙：湖南大学出版社，2008：192-196．[4] 瞿安连．应用电子技术．北京：科学出版社，2003：120-126．[5] 陈大钦．电子技术基础实验－电子电路实验[第二版]．北京：高等教育出版社，2006：390-398．[6] 王彦朋．大学生电子技术与应用．北京：中国电力出版社，2007：146-162．附录元器件清单。
