4-18层PCB叠层参考模板

PCB Specification4层通孔板General PCB Information1.Total layer: 62.FR4 board , Er=4.3(All layers)Layer Definationyer 1: Signal Layer componentyer 2: Signal Layeryer 3: Signal Layeryer 6: Signal Layer componentPCB Fabrication Requirement:1.Blue solder mask with white silk screen, no silk screen on PAD .2.All via-in-the-pad are filled3.100% net-list Electrical Test4.50ohm line resistance control requirementtarget line resistance: 50ohm 10%a. 4.5mil width Surface stripline in layer 1th, reference layer arelayer 2th.b. 4.5mil width Surface stripline in layer 6th, reference layer arelayer 5th.c. 6.5mil width stripline in layer 4th, reference layer are layer3th .and layer 5thA.化金規格: NI: min100u”, Au: min2u”。

B.成型公差:+/-5milC.孔銅規格:通孔min0.8mil,埋孔:min0.7mil,盲孔:min0.6milD.孔徑公差:PTH:+/-3mil,NP:+/-2milE.板彎翹MAX0.70%F.BGA封装必须用OSP工艺，其他化金处理。

L1（TOPLAYER） 2.7milCore 14milL4（BOTTOMLAYER） 2.7mil总厚度：0.4mm差分线宽7.5mil，间距6mil，阻抗值100欧姆；L1（TOPLAYER） 1.9milCore 31.5milL2（BOTTOMLAYER） 1.9mil 总厚度：35.3*0.0254＝0.8~0.9mm单端线55mil，阻抗值50欧姆；L1（TOPLAYER） 2.7milCore 60mil ε＝3.48 耗散因子(Df)＝0.4％L2（BOTTOMLAYER） 2.7mil总厚度：1.6mm微带线125mil线款, 阻抗值50欧姆；L1（TOPLAYER） 2.75milCore 60milL4（BOTTOMLAYER） 2.75mil总厚度：23.2*0.0254＝1.6mm单端线100mil，阻抗值50欧姆；L1（TOPLAYER） 1.9milCore 56.3milL4（BOTTOMLAYER） 1.9mil总厚度：1.5mm差分线11mil，间距6mil,阻抗值100欧姆；L1（TOPLAYER） 2.7milCore 76milL2（BOTTOMLAYER） 2.7mil总厚度：80.5*0.0254＝2.0mm单端线128mil，阻抗值50欧姆；差分线线宽14mil间距8mil，阻抗值100欧姆；TOP----------------------------------1.9mil1080*2 5.6milGND---------------------------------1.2milCore 44.5 milPWR---------------------------------1.2mil1080*2 5.6milBOT----------------------------------1.9mil板厚：62*0.0254=1.6mm顶层和底层：单端线宽5.3mil，阻抗值65欧姆；单端线宽34mil，阻抗值20欧姆；差分线宽7mil间距10mil，阻抗100欧姆！L1（TOPLAYER） 1.9mil------GND3313+1080 6.1milL2（sig） 1.2milCore 6milL3（sig） 1.2mil3313+1080 6.1milL4（BOTTOMLAYER） 1.9mil-------GND说明：L2、L3为信号层，L2层目标控制线周围，及对应的L3位置都铺地！L1、L4为大面积铺地层；总厚度：24.4*0.0254＝0.6mm单端线5mil，阻抗值47.5欧姆；D=20MILL1（TOP/GND） 1.9mil2116 4.5milL2（GND） 1.2milCore 14milL3（GND） 1.2mil2116 4.5milL4（BOTTOM/GND） 1.9mil总厚度：27*0.0254＝0.7mm共面波导线宽6.8mil,间距s＝10.6，阻抗值50欧姆。

PCB叠层结构参考即多层板叠层建议电路板的叠层安排是对PCB的整个系统设计的基础。

叠层设计如有缺陷, 将最终影响到整机的EMC性能。

总的来说叠层设计主要要遵从两个规矩：1. 每个走线层都必须有一个邻近的参考层（电源或地层）；2. 邻近的主电源层和地层要保持最小间距，以提供较大的耦合电容；下面列出从两层板到十层板的叠层：一、单面PCB板和双面PCB板的叠层对于两层板来说，由于板层数量少，已经不存在叠层的问题。

控制EMI辐射主要从布线和布局来考虑；单层板和双层板的电磁兼容问题越来越突出。

造成这种现象的主要原因就是因是信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。

要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。

关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。

能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。

对干扰敏感的信号是指那些电平较低的模拟信号。

单、双层板通常使用在低于10KHZ的低频模拟设计中：1在同一层的电源走线以辐射状走线，并最小化线的长度总和；2走电源、地线时，相互靠近；在关键信号线边上布一条地线，这条地线应尽量靠近信号线。

这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。

当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线路径。

3如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。

这样形成的回路面积等于线路板的厚度乘以信号线的长度。

、四层板的叠层;推荐叠层方式：1. SIG —GND(PWR) —PWR (GND) —SIG ；2. GND -SIG(PWR) —SIG(PWR) —GND ；对于以上两种叠层设计，潜在的问题是对于传统的 1.6mm (62mil)板厚。

层间距将会变得很大，不仅不利于控制阻抗，层间耦合及屏蔽；特别是电源地层之间间距很大，降低了板电容，不利于滤除噪声。

pcb叠层结构知识(汇总)2011-11-16 13:58:14标签：休闲多层板职场随着高速电路的不断涌现，PCB板的复杂度也越来越高，为了避免电气因素的干扰，信号层和电源层必须分离，所以就牵涉到多层PCB 的设计。

在多层板的设计中，对于叠层的安排显得尤为重要。

一个好的叠层设计方案将会大大减小EMI及串扰的影响，在下面的讨论中，我们将具体分析叠层设计如何影响高速电路的电气性能。

一．多层板和铺铜层(Plane)多层板在设计中和普通的PCB板相比，除了添加了必要的信号走线层之外，最重要的是安排了独立的电源和地层(铺铜层)。

在高速数字电路系统中，使用电源和地层来代替以前的电源和地总线的优点主要在于：1.为数字信号的变换提供一个稳定的参考电压。

2.均匀地将电源同时加在每个逻辑器件上3.有效地抑制信号之间的串扰原因在于，使用大面积铺铜作为电源和地层大大减小了电源和地的电阻，使得电源层上的电压很均匀平稳，而且可以保证每根信号线都有很近的地平面相对应，这同时减小了信号线的特征阻抗，对有效地较少串扰也非常有利。

所以，对于某些高端的高速电路设计，已经明确规定一定要使用6层(或以上的)的叠层方案，如Intel对PC133内存模块PCB板的要求。

这主要就是考虑到多层板在电气特性，以及对电磁辐射的抑制，甚至在抵抗物理机械损伤的能力上都明显优于低层数的PCB板。

如果从成本的因素考虑，也并不是层数越多价格越贵，因为PCB板的成本除了和层数有关外，还和单位面积走线的密度有关，在降低了层数后，走线的空间必然减小，从而增大了走线的密度，甚至不得不通过减小线宽，缩短间距来达到设计要求，往往这些造成的成本增加反而有可能会超过减少叠层而降低的成本，再加上电气性能的变差，这种做法经常会适得其反。

所以对于设计者来说，一定要做到全方面的考虑。

二．高频下地平面层对信号的影响如果我们将PCB的微带布线作为一个传输线模型来看，那么地平面层也可以看成是传输线的一部分，这里可以用“回路”的概念来代替“地”的概念，地铺铜层其实是信号线的回流通路。

PCB叠层设计规范文档层压设计规则作者：刘军喜2010/10/201.0设计规则：1.1非客户指定结构设计、非阻抗板压板结构设计1.1.1底铜厚度≤1OZ板最外层介电层(L1-2,LN-LN-1层)厚度设计为2.8-14.6MIL,其它层介电层设计为3-14.6MIL；1.1.2无耐高压测试要求的板压板结构设计a、3oz≥底铜厚度≥2OZ介电层厚度设计至少大于4.5MIL;b、4oz≥底铜厚度≥3OZ介电层厚度设计至少大于6.5MIL;c、底铜厚度≥5oz的板需工程出工程评估给工艺组评估后再确定。

1.1.3有耐高压测试板要求的板，根据客户高压要求设计具体的压合结构，通常高压测试在2000V-2800V时，介电层设计至少大于6MIL，具体客户要求的板材TG、CTE、CTI、耐CAF等详细情况需工程出工程评估给工艺组评估后再确定。

备注：介电层指PP层，含core介电层，介电层厚度及core厚度均指中值，不含公差，当厚度>5MIL时公差按IPC4101三级公差进行控制;当厚度≤5MIL 时,公差按±0.5MIL控制;超IPC4101三级公差的MI备注要求特别控制及备料.1.2 客户指定结构板、阻抗板压板结构设计若客户指定结构,工程组在接单时尽量与客户沟通按以上要求设计,当不能满足以上要求时,出工程评估单给工艺评估.1.3板边尺寸设计制作标准1.3.1所有板MI设计开料尺寸需比压合后成型尺寸单边大0.1~0.2″，同时预留开料刀具损耗每刀0.1″。

1.3.2四层板板边一般设计为≥0.5″，特殊情况下可以做到0.4″，但必须满足以下条件：A、非阻抗板；B、介电层厚＜8.0MIL；C、内层铜厚＜2OZ；1.3.3六层及以上板按照板边≥0.75″控制,六层板特殊情况下可做0.6″（min），但需满足上述a、b、c条件。

1.3.4两张及以上芯板压合的四层板板边设计要求同六层板。

1.3.5 OPE系统设计单元边到开料边一般为≥0.9″，最小可生产0.80″。

印制电路板(PCB）的常见结构印制电路板（PCB）的常见结构可以分为单层板（single Layer PCB）、双层板（Double Layer PCB)和多层板（Multi Layer PCB)三种.一、单层板single Layer PCB单层板(single Layer PCB)是只有一个面敷铜，另一面没有敷铜的电路板。

元器件一般情况是放置在没有敷铜的一面,敷铜的一面用于布线和元件焊接，如图所示。

单层板single Layer PCB结构示意图二、双层板Double Layer PCB双层板（Double Layer PCB）是一种双面敷铜的电路板，两个敷铜层通常被称为顶层(Top Layer）和底层（Bottom Layer),两个敷铜面都可以布线，顶层一般为放置元件面,底层一般为元件焊接面,如图所示。

双层板Double Layer PCB结构示意图三、多层板Multi Layer PCB多层板（Multi Layer PCB)就是包括多个工作层面的电路板,除了有顶层(Top Layer）和底层（Bottom Layer）之外还有中间层，顶层和底层与双层面板一样，中间层可以是导线层、信号层、电源层或接地层，层与层之间是相互绝缘的,层与层之间的连接往往是通过孔来实现的。

以四层板为例,如图2 3 4 所示。

这个四层板除了具有顶层和底层之外，内部还具有一个地层和一个图2 3 4 四层板结构四层板PCB结构示示意图而六层板的结构还要比四层板多出两个内层，其结构如图2 3 6 所示。

六层板PCB结构示意图尽管Protel DXP支持72层板的设计,但在实际的应用中，一般六层板已经能够满足电路设计的要求，不必将电路板设计成更多层结构。

PCB布线完成后应该检查的项目当设计完成一个PCB的时候，就需要检查这块PCB的一些相关的地方,因为，一块PCB,除了电气性能没有问题外，还有其他的一些相关的影响因素，本文介绍一些在设计完PCB后,应该检查的项目，希望给PCB设计人员参考。

四层电脑主板PCB抄板全过程实例如图1所示为一块尚未拆卸元件的四层电脑主板，板上包括各类芯片组、接口、插座扩展槽等等。

具体实施流程如下：（一）前期准备工作1、拆板首先，用数码相机将图1中的四层电脑主板正反两面拍摄两张照片，照片中所有器件清晰可辨，以方便后期对器件位置进行核对。

用小风枪对准要拆卸的元件进行加热，用镊子夹住让管风将其吹走。

先拆电阻、再拆电容，最后拆IC，并记录有落掉及先前装反的元件。

在拆卸之前先准备好一张有位号、封装、型号、数值等记录项目的表格，在元件表格元件项上贴上双面胶，记下位号后将拆下的元件逐一粘贴到与位号相对应的位置，把所有器件拆卸之后再用电桥测量其数值（有些器件在高温的作用下本身的数值会发生变化，所以应在所有的器件降温后，再进行测量，此时测量的数值较为准确），测量完成后将数据输入电脑存档。

2、去锡借用助焊剂，将拆掉元件的PCB表面用吸锡线将剩余锡渣清除掉，根据PCB的层数将电烙铁温度适当调整好，由于多层板散热较快不容易将锡熔化，所以应将电烙铁温度调高，但也不可过高以免将油墨烫掉。

将去掉锡的板子用洗板水或酒精洗净后烘干。

（二）表层抄板1、扫描表层板用水纱纸将该四层PCB裸板的上下两表层轻微打磨，把PCB表面的丝印、油墨和字符打磨掉，使其露出明亮的铜（打磨焊盘有一个很重要的诀窍--打磨方向一定要和扫描仪扫描的方向垂直）。

然后分别将表面两层放入扫描仪，启动PHOTOSHOP，用彩色方式将电路板的上下两表层分别扫入。

PCB在扫描仪内摆放一定要横平树直，否则扫描的图像就无法使用。

2、画表层PCB板第一步，在PHOTOSHOP中调整画布的对比度，明暗度，使有铜膜的部分和没有铜膜的部分对比强烈，然后将次图转为黑白色，检查线条是否清晰，如果不清晰，则重复本步骤。

如果清晰，将图存为黑白BMP格式文件TOP1.BMP和BOT1.BMP。

第二步，将两个BMP格式的文件分别转为PROTEL格式文件，在PROTEL中调入两层，如果两层的PAD和VIA的位置基本重合，表明前几个步骤做的很好，如果有偏差，则重复上一步骤。

多层PCB层叠结构
1. 四层板经典结构：
TOP-------------Singnal顶层信号层
Inner1----------GND内电层
Inner2----------POWER内电层
BOTTOM----------Singnal2底层信号层
这种结构适用于：顶层信号层完成大部分布线，底层信号层少量布线；元件放置在顶层
这种结构好处：内电层GND 与内电层Power 紧邻，能实现较好的耦合每层信号层紧邻内电层信号层间隔大，不会产生较大干扰
注意：在底层【Bottom Layer】信号线较少的一层铺设大面积的地网络铜膜。

使之与内电层电源良好耦合！
2. 六层板层叠结构：
TOP------------------------Single1信号层1
Inner1---------------------GND内电层地
Inner2---------------------Single2信号层2
Inner3---------------------Power内电层电源
Inner4---------------------GND内电层地
Bottom---------------------Single3信号层3
三层内电层，三层信号层
优点：（1）电源与地层耦合，
（2）每个信号层与内电层相邻，没有直接相邻的信号层
（3）高速信号线布设在Inner2层，可以在内电层的有效屏蔽下运作
这是六层板常用结构！。

多层线路板设计-适合于初学者多层PCB层叠结构在设计多层PCB电路板之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层，6层，还是更多层数的电路板。

确定层数之后，再确定内电层的放置位置以及如何在这些层上分布不同的信号。

这就是多层PCB层叠结构的选择问题。

层叠结构是影响PCB板EMC性能的一个重要因素，也是抑制电磁干扰的一个重要手段。

本节将介绍多层PCB板层叠结构的相关内容。

11.1.1 层数的选择和叠加原则确定多层PCB板的层叠结构需要考虑较多的因素。

从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。

对于生产厂家来说，层叠结构对称与否是PCB板制造时需要关注的焦点，所以层数的选择需要考虑各方面的需求，以达到最佳的平衡。

对于有经验的设计人员来说，在完成元器件的预布局后，会对PCB的布线瓶颈处进行重点分析。

结合其他EDA工具分析电路板的布线密度；再综合有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号层的层数；然后根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。

这样，整个电路板的板层数目就基本确定了。

确定了电路板的层数后，接下来的工作便是合理地排列各层电路的放置顺序。

在这一步骤中，需要考虑的因素主要有以下两点。

（1）特殊信号层的分布。

（2）电源层和地层的分布。

如果电路板的层数越多，特殊信号层、地层和电源层的排列组合的种类也就越多，如何来确定哪种组合方式最优也越困难，但总的原则有以下几条。

（1）信号层应该与一个内电层相邻（内部电源/地层），利用内电层的大铜膜来为信号层提供屏蔽。

（2）内部电源层和地层之间应该紧密耦合，也就是说，内部电源层和地层之间的介质厚度应该取较小的值，以提高电源层和地层之间的电容，增大谐振频率。

内部电源层和地层之间的介质厚度可以在Protel的Layer Stack Manager（层堆栈管理器）中进行设置。

（PCB印制电路板）PCB常用阻抗设计及叠层最全版（PCB印制电路板）PCB 常用阻抗设计及叠层PCB阻抗设计及叠层目录前言5第一章阻抗计算工具及常用计算模型81.0阻抗计算工具81.1阻抗计算模型81.11.外层单端阻抗计算模型81.12.外层差分阻抗计算模型91.13.外层单端阻抗共面计算模型91.14.外层差分阻抗共面计算模型101.15.内层单端阻抗计算模型101.16.内层差分阻抗计算模型111.17.内层单端阻抗共面计算模型111.18.内层差分阻抗共面计算模型121.19.嵌入式单端阻抗计算模型121.20.嵌入式单端阻抗共面计算模型131.21.嵌入式差分阻抗计算模型131.22.嵌入式差分阻抗共面计算模型14第二章双面板设计152.0双面板常见阻抗设计与叠层结构152.1.50100||0.5mm152.2.50||100||0.6mm152.3.50||100||0.8mm162.4.50||100||1.6mm162.5.5070||1.6mm162.6.50||0.9mm||RogersEr=3.5172.7.50||0.9mm||ArlonDiclad880Er=2.217第三章四层板设计183.0.四层板叠层设计方案183.1.四层板常见阻抗设计与叠层结构193.10.SGGS||505560||90100||0.8mm1.0mm1.2mm1.6mm2.0m m193.11.SGGS||505560||90100||0.8mm1.0mm1.2mm1.6mm2.0m m203.12.SGGS||505560||9095100||1.6mm213.13.SGGS||505560||859095100||1.0mm1.6mm223.14.SGGS||505575||100||1.0mm2.0mm233.15.GSSG||50||100||1.0mm233.16.SGGS||75||100105||1.3mm1.6mm243.17.SGGS||50100||1.3mm243.18.SGGS||50100||1.6mm253.19.SGGS||50||1.6mm||混压253.20.SGGS||50||1.6mm||混压263.21.SGGS||50||100||2.0mm26第四章六层板设计274.0.六层板叠层设计方案274.1.六层板常见阻抗设计与叠层结构284.10.SGSSGS||5055||90100||1.0mm284.11.SGSSGS||50||90100||1.0mm294.12.SGSSGS||50||90100||1.6mm304.13.SGSGGS||50||90100||1.6mm314.14.SGSGGS||50||90100||1.6mm324.15.SGSSGS||5075||100||1.6mm334.16.SGSSGS||50||90100||1.6mm344.17.SGSSGS||50||100||1.6mm354.18.SGSSGS||5060||90100||1.6mm364.19.SGSSGS||5060||100110||1.6mm374.20.SGSSGS||50||90100||1.6mm384.21.SGSSGS||6575||100||1.6mm394.22.SGSGGS||5055||8590100||1.6mm404.23.SGSSGS||5055||90100||1.6mm414.24.SGSGGS||5055||90100||1.6mm424.25.SGSGGS||50||90100||1.6mm434.26.SGGSGS||5060||90100||1.6mm444.27.SGSGGS||37.550||100||2.0mm454.28.SGSGGS||37.550||100||2.0mm464.29.SGSGGS||37.550||100||2.0mm474.30.SGSGGS||37.550||100||2.0mm48第五章八层板设计495.0.八层板叠层设计方案495.1.八层板常见阻抗设计与叠层结构505.10.SGSSGSGS||5055||90100||1.0mm505.11.SGSGGSGS||5055||90100||1.0mm515.12.SGSGGSGS||55||90100||1.0mm525.13.SGSSGSGS||5590100||1.6mm535.14.SGSGGSGS||50||100||1.6mm545.15.SGSGGSGS||5590100||1.6mm555.16.SGSGGSGS||5055||100||1.6mm565.17.SGSSGSGS||37.5505575||90100||1.6mm57 5.18.SSGSSGSS||50||100||1.6mm585.20.GSGSSGSG||5060||100||2.0mm605.21.SGSGGSGS||37.5505575||90100||2.0mm615.22.SSGSSGSS||505560||100||21162.0mm625.23.SGSGGSGS||55||90100||21162.0mm635.24.SGSGGSGS||506570||5085100110||2.0mm645.25.GSGSSGSG||50||100||2.0mm655.26.SGSGSSGS||505560||8590100||2.0mm665.27.SGSSGSGS||5055||90100||2.0mm68第六章十层板设计696.0十层板叠层设计方案696.1.十层常见阻抗设计与叠层结构706.10.SGSSGSGSGS||50||100||1.6mm706.11.SGSSGSGSGS||50||100||1.6mm716.12.SGSSGGSSGS||50||90100||1.6mm726.13.SGSGGSGSGS||50||90100||2.0mm736.14.SGSSGGSSGS||50||100||1.8mm746.15.SGSSGGSSGS||50||100||2.0mm756.16.SGSSGGSSGS||50||90100||2.0mm766.17.SGSGGSGSGS||50||100||2.0mm776.18.SGSSGSGSGS||50||90100||2.0mm786.19.SGSGSGGSGS||50||100||2.0mm796.20.SGSGSGGSGS||5075||150||2.4mm806.21.SGGSSGSGGS||5075||100||1.8mm81第七章十二层板设计827.0十二层板叠层设计方案827.1十二层常见阻抗设计与叠层结构837.10.SGSGSGGSGSGS||3337.54050||8590100||1.6mm837.12.SGSGSGGSGSGS||50||100||1.6mm867.13.SGSGSGGSGSGS||3337.54050||8590100||1.6mm877.14.SGSGSGGSGSGS||3337.54050||8590100||1.6mm887.15.SGSSGGSSGSGS||4550||100||1.6mm907.16.SGSGSGGSGSGS||50||100||1.6mm917.17.SGSGSGGSGSGS||5060||100||2.0mm927.18.SGSGSGGSGSGS||5055||90100||2.0mm937.19.SGSGSGGSGSGS||5060||100||2.2mm94前言随着信号传输速度的迅猛提高以及高频电路的广泛应用,对印刷电路板也提出了更高的要求?要得到完整?可靠?精确?无干扰?噪音的传输信号?就必须保证印刷电路板提供的电路性能保证信号在传输过程中不发生反射现象,信号完整,传输损耗低,起到匹配阻抗的作用?为了使信号,低失真﹑低干扰?低串音及消除电磁干扰EMI?阻抗设计在PCB设计中显得越来越重要?对我们而言，除了要保证PCB板的短、断路合格外，还要保证阻抗值在规定的范围内，只有这两方向都合格了印刷板才符合客户的要求。