下载文档原格式
第三章 系统总线ღ®3-1总线：连接多个部件的信息传输线，是各部件共享的传输介质(多个模块共享的信息通路)ღ3-2总线组成：传输线，总线接口逻辑，总线仲裁部件ღ3-3系统总线：CPU ，主存，I/O 设备(通过I/O 接口)各大部件之间的信息传输线 ღ3-4传输线：数据线，地址线，控制线数据线：传送数据的通路，双向，并行传送能力地址线：传送数据地址的通路，单向，由CPU 发出控制线：传送控制信号的通路，单向，命令。
响应，定时ღ3-5通信总线：按传输方式分为：串行通信/并行通信串行通信：数据在单条1位宽的传输线上，一位一位地按顺序分时传送 并行通信：数据在多条并行1位宽的传输线上，同时由源传送到目的地 ღ3-6总线的特性 ：机械特性，电气特性，功能特性，时间特性机械特性：总线在机械连接方式上的一些性能，如插头与插座使用的标准，几何尺寸、形状、引脚个数、排列顺序，接头处的可靠接触等电气特性(逻辑联系)：总线每一根传输线上信号的传递方向和有效的电平范围功能特性：总线中每根传输线的功能时间特性：总线中的任一根线在什么时间内有效ღ3-7总线性能指标：1. 总线宽度：通常指总线的根数，用bit 表示2. 总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输的字节数衡量，单位MBps3. 时钟同步/异步：总线上数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线为异步总线4. 总线复用：一条信号线上分时传送两种信号5. 信号线数：地址总线、数据总线、控制总线三种总线数的总和6. 即插即用ღ3-8总线结构：单总线结构/双总线结构单总线结构：CPU 、主存、I/O 设备(通过I/O 接口)都挂在一组总线上 优：总线结构改变灵活/CPU 可访问所有设备/两设备间也可通信 缺：总线宽度(提高频率，增加宽度—有限)/冲突多总线结构：将速度较低的I/O 设备从单总线上分离出来，形成主存总线与I/O 总线分开的结构。
第三章运算方法与运算器3.1定点数运算及溢出检测随堂测验1、定点运算器可直接进行的运算是（) (单选)A、十进制数加法运算B、定点数运算C、浮点数运算D、定点数和浮点数运算2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选）A、01100000B、11011110C、负溢出D、正溢出3、下列关于定点运算溢出的描述中，正确的是( ) （多选）A、补码数据表时，同号数相加可能发生溢出B、补码数据表时，异号数相减可能发生溢出C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出D、溢出检测既可用硬件实现，也可用软件实现4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选）A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路3.2 定点数补码加、减运算器设计随堂测验1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）A、与门B、或门C、异或门D、非门2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）A、带符号数的加法溢出检测B、带符号数的加法溢出检测C、无符号数的加法溢出检测D、无符号数减法的溢出检测3、下列关于并行进位的描述中，正确的是（）（多选）A、并行进位可以提高运算速度B、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器D、并行进位只对加法有效，而对减法无效4、四位并行ALU中有两个特殊的输出端，分别是：G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数，P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中，正确的是（）（多选）A、设计P和G的目的是为了构建位数更长的并行ALUB、P和G对算术运算和逻辑运算都有意义C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出3.3 原码一位乘法随堂测验1、设计算机字长为8位，X = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为（）（单选）A、11011010 ，11011010B、11110010 ，11110010C、11011000 ，11011000D、11110000 ，111100002、设计算机字长为8位，X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为（）（单选）A、11111001，11111001B、11111001，01111001C、11110110，01110110D、11110110，111101103、关于原码一位乘法的下列描述中，正确的是（）（多选）A、数据取绝对值参加运算B、符号位单独处理C、乘法执行过程中的所有移位都是算术移位D、最后的结果由部分积寄存器和乘数寄存器共同保存4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次算术右移和n 次加法运算B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的YnD、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐3.4 补码一位乘法随堂测验1、16位补码0X 8FA0扩展为32位的结果是（) （单选）A、0X 0000 8FA0B、0X FFFF 8FA0C、0X FFFF FFA0D、0X8000 8FA02、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次加法和n-1 部分积右移B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 、[x]补还是[-x]补，取决于此时的Yn+1 与Yn的差D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐3、关于补码码一位乘法的下列描述中，正确的是（）（多选）A、符号位和数据位一起参加运算B、运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0C、乘法执行过程中的对部分积的移位是算术右移D、最后的结果由部分积寄存器和乘数寄存器共同保存3.5 乘法运算器设计随堂测验1、下图为原码一位乘法器原理图正确的是（）（单选）A、A: 部分积寄存器B:乘数寄存器C: |X| D: YnB、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1C、A: 被乘数寄存器B:乘数寄存器C: |X| D: YnD、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+12、下图为补码一位乘法原理图正确的是（) （单选）。
计算机组成原理——第三章系统总线3.1 总线的基本概念1. 为什么要⽤总线计算机系统五⼤部件之间的互连⽅式有两种：分散连接——各部件之间使⽤单独的连线总线连接——各部件连到⼀组公共信息传输线上早期的计算机⼤多采⽤分散连接⽅式，内部连线⼗分复杂，尤其当I/O与存储器交换信息时都需要经过运算器，使运算器停⽌运算，严重影响CPU的⼯作效率。
2. 什么是总线总线是连接各个部件的信息传输线，是各个部件共享的传输介质3. 总线上的信息传送串⾏并⾏3.2 总线的分类1. ⽚内总线芯⽚内部的总线CPU芯⽚内部寄存器之间寄存器与算逻单元ALU之间2. 系统总线计算机各部件（CPU、主存、I/O设备）之间的信息传输线按系统总线传输信息不同分为：数据总线——传输各功能部件之间的数据信息双向与机器字长、存储字长有关数据总线宽度——数据总线的位数地址总线——⽤来指出数据总线上的源数据或⽬的数据在主存单元的地址或I/O设备的地址单向（由CPU输出）与存储地址、I/O地址有关地址线位数(2n)与存储单元的个数(n)有关控制总线——⽤来发出各种控制信号的传输线出——中断请求、总线请求⼊——存储器读/写、总线允许、中断确认常见控制信号：时钟：⽤来同步各种操作复位：初始化所有部件总线请求：表⽰某部件需获得总线使⽤权总线允许：表⽰需要获得总线使⽤权的部件已获得了控制权中断请求：表⽰某部件提出中断申请中断响应：表⽰中断请求已被接收存储器写：将数据总线上的数据写⾄存储器的指定地址单元内存储器读：将指定存储单元中的数据读到数据总线上I/O读：从指定的I/O端⼝将数据读到数据总线上I/O写：将数据总线上的数据输出到指定的I/O端⼝内传输响应：表⽰数据已被接收，或已将数据送⾄数据总线上3. 通信总线⽤于计算机系统之间或计算机系统与其它系统（控制仪器、移动通信等）之间的通信通信⽅式：串⾏通信数据在单条1位宽的传输线上，⼀位⼀位地按顺序分时传送。
第三章运算方法和运算器3.1补码的移位运算1、左移运算：各位依次左移，末位补0对于算术左移，若没有改变符号位，左移相当于乘以2。
2、右移运算：算术右移：符号位不变，各位（包括符号位）依次右移。
（相当于除以2）逻辑右移：最高位补0，其余各位依次右移例1：已知X＝0.1011 ,Y＝－0.0101 求 [0.5X]补；[0.25X]补；[-X]补；2[-X]补；[0.5Y]补；[0.25Y]补； [-Y]补；2[-Y]补[X]补＝0.1011 [Y]补＝1.1011[0.5X]补＝0.01011 [0.5Y]补＝1.11011[0.25X]补＝0.001011 [0.25Y]补＝1.111011[-X]补＝1.0101 [-Y]补＝0.01012[-X]补＝0.1010 (溢出) 2[-Y]补＝0.10103.2定点加减法运算及其实现3.2.1 补码加减法运算方法由于计算机中的进行定点数的加减运算大都是采用补码。
（1）公式：[X+Y]补＝[X]补+[Y]补[X-Y]补＝[X]补+[-Y]补（证明过程见教材P38）例1 X＝0.001010 Y＝－0.100011 求[X-Y]补，[X+Y]补解：[X]补＝0.001010 [-Y]补＝0.100011则 [X-Y]补＝[X]补+[-Y]补＝0.001010 + 0.100011＝0.101101 [X]补=0.001010 [Y]补=1.011101则 [X+Y]补＝[X]补+[Y]补＝0.001010 + 1.011101＝1.100111例2：已知X＝＋0.25，Y＝－0.625，求X＋Y； X－Y写出计算的过程.例3：已知X＝25,Y＝－9，求X＋Y； X－Y写出计算的过程.例4：已知X＝－25,Y＝－9，求X＋Y； X－Y写出计算的过程.解: （8位二进制表示）例2： X=0.0100000 Y=－0.1010000[X]补=0.0100000 [Y]补=1.0110000则 [X+Y]补＝[X]补＋[Y]补＝0.0100000 + 1.0110000＝1.1010000[X+Y]原＝－0.0110000＝（－0.375）D[X]补＝0.0100000 ，[-Y]补=0.1010000则 [X-Y]补 = [X]补＋[-Y]补 = 0.0100000＋0.1010000＝0.1110000[X+Y]原 = 0.1110000 ＝（0.875）D例3： X=＋0011001 Y=－0001001[X]补=00011001，[Y]补=11110111则 [X+Y]补 = [X]补+[Y]补= 00011001 + 11110111= 00010000[X+Y]原 =＋0010000＝（＋16）D[X]补= 00011001 ，[-Y]补= 00001001则 [X-Y]补 = [X]补+[-Y]补= 00011001 + 00001001= 00100010[X+Y]原 = ＋0100010 ＝（34）D例4： X=－0011001 Y=－0001001[X]补=11100111，[Y]补=11110111则 [X+Y]补 = [X]补+[Y]补= 11100111 + 11110111[X+Y]原 =－00100010＝（－34）D[X]补= 11100111 ，[-Y]补= 00001001则 [X-Y]补 = [X]补+[-Y]补= 11100111 + 00001001= 11110000[X+Y]原 = －0010000 ＝（－16）D3.2.2 定点加减法运算中的溢出问题溢出:运算结果大于机器所能表示的最大正数或者小于机器所能表示的最小负数.溢出只是针对带符号数的运算.比如:[X]补=0.1010,[Y]补=0.1001,那么[X]补+[Y]补=1.0011(溢出)溢出是一种错误,计算机中运算时必须能够发现这个现象,并加以处理判断溢出的方法：1、采用变形补码法[X+Y] 变补=[X] 变补+[Y] 变补[X-Y] 变补=[X] 变补+[-Y] 变补例1 X=0.1011 Y=0.0011 求[X+Y]补解： [X]变补 = 00.1011， [Y]变补 = 00.0011[X+Y]变补 = 00.1011 + 00.0011 = 00.1110所以 [X+Y]补 = 0.1110例2 X=0.1011 Y=0.1001 求[X+Y]补解: [X]变补 = 00.1011 [Y]变补 = 00.1001[X+Y]变补 = 00.1011 + 00.1001 = 01.0100运算结果的两符号位是01，不相同，发生溢出，因第一符号位是0，代表正数，所以称这种溢出为“正溢出”。
