计算机系统结构第三章
- 格式：ppt
- 大小：635.50 KB
- 文档页数：57
下载文档原格式
合集下载
第三章 计算机网络体系结构ppt课件
图1 OSI参考模型
最顶层
最底层
.
应用层 表示层 会话层 传输层 网络层 数据链路层 物理层
（A）
（P） （S） （T） （N）
（DL） （PH）
通信子网
.
OSI中数据流动过程
用户看到的据流向
向实 际 数 据 流
向实 际 数 据 流
实际数据流向
.
2.3 OSI-RM 各层主要功能概述
1、物理层
2.1 网络体系结构及协议概念
2.1.1 网络体系结构的概念
计算机网络体系结构与网络协议是计算机网络技术 中的关键。
计算机网络的实现需要解决很多复杂的技术问题。 例如：①支持多种通信介质；②支持多厂商和异种机互 联，其中包括软件的通信规定及硬件接口的规范；③支 持多种业务，如远程登录、数据库、分布式计算等；④ 支持高级人机接口。
服务数据单元是指（N）实体为完成（N） 服务用户请求的功能所设置的数据单元
.
2.4.3 、服务原语： 在OSI-RM中，上层使用下层的服务，必须通过下
层交换一些命令，这些命令称为服务原语。
请求：用户要求服务做某项工作
服务原语
指示：用户被告知某事件发生了 响应：用户表示对某事件的响应
确认：用户实体收到关于它的请求答复
● 数据链路层协议分为两类：
● 面向字符型的主要特点是利用已定义好的一组 控制字符完成数据链路控制功能。
● 面向比特型的数据链路层，其规程传送信息的单 位称为帧。帧分为控制帧和信息帧。
.
1、数据链路层的功能
传输链路 传输链路是用于传输数据的通信信道，由双绞线、
光纤、 同轴电缆、微波、卫星通信等构成。 信道分为链路与通路两种：
第三章 计算机系统分层结构
PF
CF
奇偶（偶/奇）
进位（是/否）
PE
CY
PO
NC
3．总线
所谓总线是一组能为多个部件分时共享的公共信息传送线路， 它分时接收各部件送来的信息，并发送信息到有关部件。
由于多个部件连接在一组公共总线上，可能会出现多个部件争 用总线，因此需设置总线控制逻辑以解决总线控制权的有关问题。
总线分类:
CPU内部总线用来连接CPU内的各寄存器与ALU ; 系统总线用来连接CPU、主存储器与I/O接口，它通常包括 三组：数据总线、地址总线和控制总线。 按总线传送的方向可将总线分为单向总线和双向总线。
CPU是计算机的核心组成部分
3.1.1
CPU的组成
• 由算术逻辑部件ALU 、控制器、各种寄存器（寄 存器群）和CPU内部总线（连接部件） • 另：Cache
•
1．ALU部件
ALU的功能是实现数据的算术与逻辑运算 两个输入端口，参加运算的两个操作数，通常 来自CPU中的通用寄存器或ALU总线。 控制信号：ADD,SUB,OR,AND等 输出：运算结果
时序控制方式就是指微操作与时序信号之间采取何种关系，
它不仅直接决定时序信号的产生，也影响到控制器及其他部件的组 成，以及指令的执行速度。
1．同步控制方式
同步控制方式是指各项操作由统一的时序信号进行同步控制。 同步控制的基本特征是将操作时间分为若干长度相同的时钟 周期（也称为节拍），要求在一个或几个时钟周期内完成各个微 操作。在CPU内部通常是采用同步控制方式 。 同步控制方式的优点是时序关系简单，结构上易于集中，相应 的设计和实现比较方便。
计算机系统结构
系统的层次结构
★★
5层
翻译(编译器)
计算机硬件体系结构
3.2 微型计算机主机结构
1) 计算机指令系统
指令：是指计算机执行特定操作的命令。是程 序设计的最小语言单位。
指令构成：操作码+地址码 指令系统：是指一台计算机所能执行的全部指 令的集合。不同型号的计算机有不同的指令系统。 它反映了计算机的处理能力。
指令
分 类
操作码
操作数
结构
操作码 要完成的操作类型或性质
5.双核心CPU的二级缓存 双核心CPU的二级缓存比较特殊，和以前的单 核心CPU相比，最重要的就是两个内核的缓存所保 存的数据要保持一致。
3.2 微型计算机主机结构
3.2.3 总线 总线：是一组连接各个部件的公共通信线路，是计 算机内部传输指令、数据和各种控制信息的高速通 道，是计算机硬件的一个重要组成部分。 总线按所传输信号不同可分为： 数据总线 地址总线 控制总线。
(1) 掩膜式 ROM(Mask ROM) (2) 可编程 PROM(Programmable ROM) (3) 可擦除 EPROM (Erasable PROM) (4) 电可擦 EEPROM(Electrically EPROM) (5) 快擦写 ROM(Flash ROM)
3.2 微型计算机主机结构
操作数 操作的内容或所在的地址
数据传送指令 数据处理指令 •程序控制指令 输入输出指令 其它指令
内存
CPU
＋ － ×÷ And Or……
If Goto……
主机
I/O设备
对计算机的硬件进行管理等
3.5 计算机指令及执行
2 )指令的执行过程
取指令 分析指令 取操作数 执行 回送结果
通常把CPU从内存 并中取出一条指令 并执行这条指令的 时间总和称为指令 周期。
计算机系统结构(第2版(课后习题答案
word 文档下载后可自由复制编辑你计算机系统结构清华第 2 版习题解答word 文档下载后可自由复制编辑1 目录1.1 第一章（P33）1.7-1.9 （透明性概念），1.12-1.18 （Amdahl定律），1.19、1.21 、1.24 （CPI/MIPS）1.2 第二章（P124）2.3 、2.5 、2.6 （浮点数性能），2.13 、2.15 （指令编码）1.3 第三章（P202）3.3 （存储层次性能）， 3.5 （并行主存系统），3.15-3.15 加 1 题（堆栈模拟），3.19 中（3）（4）（6）（8）问（地址映象/ 替换算法-- 实存状况图）word 文档下载后可自由复制编辑1.4 第四章(P250)4.5 （中断屏蔽字表/中断过程示意图），4.8 （通道流量计算/通道时间图）1.5 第五章（P343）5.9 （流水线性能/ 时空图），5.15 （2种调度算法）1.6 第六章（P391）6.6 （向量流水时间计算），6.10 （Amdahl定律/MFLOPS）1.7 第七章（P446）7.3 、7.29（互连函数计算），7.6-7.14 （互连网性质），7.4 、7.5 、7.26（多级网寻径算法），word 文档下载后可自由复制编辑7.27 （寻径/ 选播算法）1.8 第八章(P498)8.12 ( SISD/SIMD 算法)1.9 第九章(P562)9.18 ( SISD/多功能部件/SIMD/MIMD 算法)（注：每章可选1-2 个主要知识点，每个知识点可只选 1 题。
有下划线者为推荐的主要知识点。
）word 文档 下载后可自由复制编辑2 例 , 习题2.1 第一章 (P33)例 1.1,p10假设将某系统的某一部件的处理速度加快到 10倍 ,但该部件的原处理时间仅为整个运行时间的40%，则采用加快措施后能使整个系统的性能提高多少？解：由题意可知： Fe=0.4, Se=10，根据 Amdahl 定律S n To T n1 (1Fe )S n 1 10.6 0.4100.64 Fe Se 1.56word 文档 下载后可自由复制编辑例 1.2,p10采用哪种实现技术来求浮点数平方根 FPSQR 的操作对系统的性能影响较大。
第3章--计算机体系结构
1.则中断级屏蔽位如何设置？ 2.假设在用户程序执行过程中同时出现1，2，3， 4四个中断请求，请画出程序运行过程示意图？
第3章作业2
假设系统有4个中断级，则中断响应次序是 1 2 3 4，如果中断处理次序是4 2 3 1
1.则中断级屏蔽位如何设置？ 2.假设在用户程序执行过程中同时出现1，2，3， 4四个中断请求，请画出程序运行过程示意图？
0
习题3-5
(1)当中断响应次序为1 2 3 4时，其中断处 理次序是？
(2)如果所有的中断处理都各需3个单位时间，中断 响应和中断返回时间相对中断处理时间少得多。 当机器正在运行用户程序时，同时发生第2、3级 中断请求，过两个单位时间后，又同时发生第1、 4级中断请求，请画出程序运行过程示意图?
中断级屏蔽位的设置
中断 处理 程序 级别 第1级 第2级 第3级 第4级 第5级 中断级屏蔽位
1级 1
0 0 0 0
2级 1
1 0 1 1
3级 1
1 1 1 1
4级 1
0 0 1 0
5级 1
0 0 1 1
具体执行 过程如图:
第3章作业1
假设系统有4个中断级，则中断响应次序是 1 2 3 4，如果中断处理次序是1 4 2 3
中断的响应次序和处理次序
中断的响应次序
中断的响应次序是同时发生多个不同中断类的中断 请求时，中断响应硬件中排队器所决定的响应次序 中断响应的次序是用硬件---排队器---来实现的。
排队器重的次序是由高到低固定死的。
中断处理次序：
中断的处理要由中断处理程序来完成，而中断处理 程序在执行前或执行中是可以被中断的，这样，中 断处理完的次序（简称中断处理次序）就可以不同 于中断响应次序。
吉林大学计算机系统结构题库第三章
第三章流水线技术知识点汇总先行控制、流水线、单功能流水线、多功能流水线、静态流水线、动态流水线、部件级流水线、处理机级流水线、处理机间流水线、线性流水线、非线性流水线、顺序流水线、乱序流水线、时空图、流水线性能评价（吞吐率、加速比、效率）、解决流水线瓶颈问题方法、相关（数据相关、名相关、控制相关）、换名技术、流水线冲突（结构冲突、数据冲突、控制冲突）、流水线互锁机制、定向技术、指令调度、预测分支失败、预测分支成功、延迟分支（从前调度、从失败处调度、从成功处调度）、流水寄存器、3种向量处理方式（横向、纵向、纵横）、链接技术。
简答题1.流水技术有哪些特点？（答出4个即可）（知识点：流水线）答：1.将处理过程分解为若干子过程，由专门的功能部件来实现，2各段的时间尽可能相等，3各部件间都有一个缓冲寄存器，4适用于大量重复的时序过程，5需要通过时间和排空时间。
2.什么是静态流水线？什么是动态流水线？（知识点：静态流水线、动态流水线）答：同一时间段内，多功能流水线中的各段只能按同一种功能的连接方式工作；同一时间段内，多功能流水线中的各段可以按照不同的方式连接同时执行多种功能。
3.什么是单功能流水线？什么是多功能流水线？（知识点：单功能流水线、多功能流水线）答：只能完成一种固定功能的流水线。
流水线的各段可以进行不同的连接，以实现不同的功能。
4.什么是线性流水线？什么是非线性流水线？（知识点：线性流水线、非线性流水线）答：流水线的各段串行连接，没有反馈回路。
流水线中除了有串行的连接外，还有反馈回路。
5.列举3种相关。
（知识点：相关）答：数据相关，名相关，控制相关。
6.流水线中有哪三种冲突？各是什么原因造成的？（知识点：流水线冲突）答：结构冲突，硬件资源满足不了指令重叠执行的要求；数据冲突，指令在流水线中重叠执行时需要用到前面指令的执行结果；控制冲突，流水线遇到分支指令和其他会改变PC值的指令。
7.选择至少2种解决流水线结构冲突的方法简述。
计算机体系结构精选ppt
• 中央处理器和主存储器构成了计算机主体， 称为主机；相对地又把I/O设备称作外围设备或 外部设备，简称外设。
• 于是，计算机又被看成是由主机和外设两 大部分组成。但无论怎样划分，计算机的5大 部件始终是相对独立的子系统，缺一不可。
3.1.2 计算机硬件的典型结构
• 计算机系统的硬件结构包括各种形式的总线结构和通 道结构，它们是各种大、中、小、微型计算机的典型 结构体系。
第三章 计算机体系结构
• 硬件和软件是学习计算机知识经常遇到的术语。 硬件是指计算机系统中实际设备的总称。它可
以是电子的、电的、磁的、机械的、光的元件
或设备，或由它们组成的计算机部件或整个计 算机硬件系统。
• 计算机系统包括大型机、中小型机以及微机等 多种结构形式，其硬件主要包括: 运算器、控 制器、存储器、输入设备和输出设备等部件。
息的通路叫输入/输出总线(I／O总线)，各种I/O设备通过
I/O接口连接在I/O总线上。
这种结构的优点是控
制线路简单，对I/O
总线的传输速率相对
地可降低一些要求。
缺点是I/O设备与主
存储器之间交换信息
一律要经过CPU，将
耗费CPU大量时间，
降低了CPU的工作效
率。
3．小型机的总线型结构
（3）以存储器为中心的双总线结构
备之间均可以通过系统总线交换信息。
备与主存储器交换信息时，
CPU还可以继续处理默认的不
需要访问主存储器或I/O设备
的工作。缺点是同一时刻只允
许连接到单总线上的某一对设
备之间相互传递信息，限制了
信息传送的吞吐量(或称速率)。
此外，单总线控制逻辑比专用
的存储总线控制逻辑更为复杂，
• 于是，计算机又被看成是由主机和外设两 大部分组成。但无论怎样划分，计算机的5大 部件始终是相对独立的子系统，缺一不可。
3.1.2 计算机硬件的典型结构
• 计算机系统的硬件结构包括各种形式的总线结构和通 道结构，它们是各种大、中、小、微型计算机的典型 结构体系。
第三章 计算机体系结构
• 硬件和软件是学习计算机知识经常遇到的术语。 硬件是指计算机系统中实际设备的总称。它可
以是电子的、电的、磁的、机械的、光的元件
或设备，或由它们组成的计算机部件或整个计 算机硬件系统。
• 计算机系统包括大型机、中小型机以及微机等 多种结构形式，其硬件主要包括: 运算器、控 制器、存储器、输入设备和输出设备等部件。
息的通路叫输入/输出总线(I／O总线)，各种I/O设备通过
I/O接口连接在I/O总线上。
这种结构的优点是控
制线路简单，对I/O
总线的传输速率相对
地可降低一些要求。
缺点是I/O设备与主
存储器之间交换信息
一律要经过CPU，将
耗费CPU大量时间，
降低了CPU的工作效
率。
3．小型机的总线型结构
（3）以存储器为中心的双总线结构
备之间均可以通过系统总线交换信息。
备与主存储器交换信息时，
CPU还可以继续处理默认的不
需要访问主存储器或I/O设备
的工作。缺点是同一时刻只允
许连接到单总线上的某一对设
备之间相互传递信息，限制了
信息传送的吞吐量(或称速率)。
此外，单总线控制逻辑比专用
的存储总线控制逻辑更为复杂，
第三章 微型计算机系统
只读存储器（Read Only Memory ）简称ROM， 一般不能写入，即机器掉电，这些数据 也不会丢失。用于存放重复使用固定不 变的程序，典型的如ROM BIOS，用于存 放计算机启动所需指令。 另外，PROM为一次可编程ROM，EPRO M为可擦除可编程ROM。新型的FROM 为电可擦除可编程ROM。
声卡
投影机
实物投影机
外存储器
功能和特点：
外存储器用来存放需要永久保存的或相 对来说暂时不用的各种数据和程序。外存储 器不能被CPU直接访问，必须通过专门设备将 存储在外存中的信息先调入内存中才能为CPU 所利用。外存存取速度慢，但存储容量大， 价格低廉，而且大部分可以移动，便于不同 计算机之间进行信息交流。
内存一般采用半导体存储单元，包括随即
存取存储器（RAM）、只读存储器（ROM ）和闪存和CMOS。
常见的几种内存条
随机存取存储器（Random Access Memory）简称RA M，信息既可以读取，也可以写入，当机器电源 关闭时，存于其中的数据就会丢失。负责临时存 放CPU处理的数据和处理这些数据的程序。 RAM可以分为动态RAM（DRAM）和静态RAM （SRAM），两者区别在于DRAM采用电容上的 电荷有无来表示1和0，所以需要定期刷新，而S RAM采用触发器的开关表示1和0，无需刷新， 速度比DRAM快。
常用输出设备：
微型计算机中常用的输出设备有显示器、 打印机、绘图仪、投影机等。
显示器
显示器由监视器和显示控制适配器（显示 卡）组成。显示器可以分为单色显示器和彩色 显示器两种。有CRT显示器和液晶显示器主要 性能指标为分辨率。目前常用显示器分辩率为 800 × 600、1024 × 768等。
第三章_计算机网络体系结构要点
源进程传送消息到目 标进程的过程： 消息送到源系统的 最高层； 从最高层开始，自 上而下逐层封装； 经物理线路传输到 目标系统； 目标系统将收到的 信息自下而上逐层 处理并拆封； 由最高层将消息提 交给目标进程。
源进程 消息
逻辑通信
目标进程 消息
N+1 N N-1
Pn+1
Pn Pn-1
第三章 计算机网络体系结构
本章学习要点：
网络体系结构与协议的概念
OSI参考模型
TCP/IP参考模型 OSI与TCP/IP两种模型的比较
3.1 网络体系结构与协议的概念
3.1.1 什么是网络体系结构
计算机网络体系结构是指整个网络系统的 逻辑组成和功能分配，它定义和描述了一 组用于计算机及其通信设施之间互连的标 准和规范的集合。 也就是说：为了完成计算机间的通信合作， 把计算机互连的功能划分成有明确定义的 层次，规定了同层次实体通信的协议及相 邻层之间的接口服务。网络体系结构就是 这些同层次实体通信的协议及相邻层接口 的统称，即层和协议的集合。
3.1.2 什么是网络协议 从最根本的角度上讲，协议就是规则。 网络协议，就是为进行网络中的数据交 换而建立的规则、标准或约定。连网的 计算机以及网络设备之间要进行数据与 控制信息的成功传递就必须共同遵守网 络协议。
网络协议主要由以下三要素组成： 语法 语法是以二进制形式表示的命令和相应的结 构，确定协议元素的格式（规定数据与控制 信息的结构和格式）如何讲 语义 语义是由发出请求、完成的动作和返回的响 应组成的集合，确定协议元素的类型，即规 定通信双方要发出何种控制信息、完成何种 动作以及做出何种应答 。讲什么 交换规则 交换规则规定事件实现顺序的详细说明，即 确定通信状态的变化和过程， 。应答关系
计算机系统结构-第三章(习题解答)
计算机系统结构-第三章(习题解答)1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。
⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。
试以r 和命中率h 来表示访问效率e 。
⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。
现在采用一种缓冲技术来解决这个问题。
当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。
请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。
答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。
即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。
假设对存储器的访问次数为5，缓冲块的大小为m 。
那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
设中断处理次序为：5 2 3 1 4
中断 屏蔽 位控 制器
1 0 0 1 0 1 2 3 4 5
CPU
235
排队器
2 3 5
中 断 源
2014年1月9日12时3分
第三章 总线中断与输入输出系统
12
一、中断系统 中断系统的解题关键
两个次序 一个原则 一个锦囊
2014年1月9日12时3分
第三章 总线中断与输入输出系统
领会为什么要将中断源分成丌同的类和级； 领会设置中断级屏蔽位的作用； 掌握中断嵌套的基本原则。 熟练掌握按所要求的中断处理次序来设置各中断处理程序
中中断级屏蔽位的状态，并正确画出发生多种中断级请求时， CPU执行程序时的状态转移过程示意图。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
2014年1月9日12时3分
第三章 总线中断与输入输出系统
18
二、通道处理机 1、通道处理机进行输入/输出的过程
在多用户应用环境下，应用程序要想进行一次输入/输出，可在目态程 序中安排要求进行输入/输出的访管指令，并带上所用之设备号、设备与主 存要交换的字节数、与主存交换信息的起始地址等参数。 CPU执行到访管指令时，按其提供的入口地址，将管理程序调出来执 行。此管理程序的任务是利用所带的参数来编制通道程序。 在通道程序编好且存入主存中某个通道缓冲区时，就置好相应的通道 地址字。当管理程序执行到“启动I/O”的管态指令时，发出启动命令。当 设备被成功启动之后，CPU就退出管态，返回目态去执行其它的用户程序。 此时，通道进入了“通道数据传送”期。 被启动的通道开始执行存放于通道缓冲区中的通道程序来具体组织I/O 操作，完成了通道程序后，又向CPU发出I/O中断请求。CPU在响应I/O中断 请求后，第二次进入管态，调出相应的管理程序，进行善后登记和处理后， 又重新返回目态。这样，一次输入/输出的过程中，CPU只需要二次进入管 态，使之减少了输入/输出对目态程序的干扰，也使CPU和外部设备及多台 设备之间可以并行地工作。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
7
一、中断系统 2 中断的分类和分级 一般在安排中断类响应的优先级时，采用如下方式： 第1级：机器校验类中断； 第2级：程序性中断和管理程序调用类中断； 优先级最高
第3级：外部中断；
第4级：输入输出类中断； 第5级：重新启劢中断。 优先级最低
第三章 总线中断与输入输出系统
22
二、通道处理机
2014年1月9日12时3分
第三章 总线中断与输入输出系统
23
二、通道处理机
① 选中一台设备后，设备只传送k字节成组数据，然后释放总线；
② 各设备轮流传送；
③ 设备要传送n字节数据，需经[n/k]次申请使用通道总线； ④ t=p·(Ts+kTD)·[n/k] ⑤ 适用亍连接多台高速设备，如磁盘，k=512B，一般地k<n； ⑥ 通道的数据宽度为k字节。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
9
一、中断系统 4 中断处理次序
为了能劢态地调节中断处理程序实际执行完的次序，即中 断处理次序，在中断级请求源不中断响应排队器的入口端之间 又加设了一个中断级屏蔽位寄存器和相应的控制门电路硬件。
2 3 5
CPU
235
排队器
中断 屏蔽 位控 制器
第三章 总线中断与输入输出系统
计算机系统结构
概
述
本章着重讲述
输入输出系统基本概念； 总线设计； 中断的分类与分级； 中断响应次序；
中断处理次序；
I／O系统中的通道处理机工作原理和流量设计；
2014年1月9日12时3分
第三章 总线中断与输入输出系统
2
本章的基本要求 关亍中断系统的基本要求
1
0 0
0
0 0
1
0 0
1
1 1
1
0 1
第5级
2014年1月9日12时3分
第三章 总线中断与输入输出系统
16
一、中断系统 2）机器有五级中断，中断级屏蔽位“1”表示开放，“0”表 示屏蔽；中断响应次序为1-2-3-4-5，各级中断处理程序的中 断级屏蔽位设置如下表所示。 ①中断处理次序为什么？
②若在运行用户程序时，同时发生4、5级中断请求，而在5级 中断服务尚未完成时，又发生1、2、3级中断，请画出处理机 执行程序的全过程示意图。 中断处理 中断级屏蔽位
2014年1月9日12时3分
第三章 总线中断与输入输出系统
4
本章的重点和难点
本章的重点是： 如何按中断处理优先次序的要求，设置各中断处理程序中 中断级屏蔽位的状态，正确画出中断处理过程的示意图；
通道的流量设计； 画出字节多路通道响应和处理完各外部设备请求的时空图。 本章的难点是： 无
2014年1月9日12时3分
数组多路: fmax.block＝k/(Ts+kTD)=1／(Ts／K+TD)
选择: fmax.select＝n/(Ts+nTD)=1／(Ts／n+TD)
2014年1月9日12时3分
第三章 总线中断与输入输出系统
28
二、通道处理机
如果通道上所挂n台设备都被启劢，则设备对通道要求的实 际流量分别为：
2014年1月9日12时3分
第三章 总线中断与输入输出系统
21
二、通道处理机
① 选中一台设备后，设备只传送1字节数据就释放总线； ② 各设备轮流传送； ③ 设备要传送n字节数据，需经n次申请使用通道总线； ④ t=n·p·(Ts+TD) ⑤ 适用亍连接大量的低速设备；
⑥ 通道的数据宽度为单字节。
2014年1月9日12时3分
3
本章的基本要求
关亍通道处理机的基本要求
了解采用通道处理机的目的。 掌握字节多路、数组多路和选择三类通道的工作原理； 了解三种通道各自的适用场合。 熟练掌握通道处理机和I／O系统的流量设计不分析。 掌握字节多路通道流量的计算和通道工作周期的设计，能
画出通道处理机响应和处理完各外设请求的时间空间示意图。
1 0 0 1 0
1 2 3 4 5
中 断 源
2014年1月9日12时3分
第三章 总线中断与输入输出系统
10
一、中断系统 4 中断处理次序
中断级屏蔽字寄存器中的每一个中断级屏蔽位可以控制让 相应等级的中断请求能否进入中断响应排队器去参加排队。只 要能进入中断响应排队器的中断请求，总是让其中级别相对高 的优先得到响应。
第1级
第2级 第3级
程序级别 1级 2级 3级 4级 5级 0
1 1
0
0 0
0
1 0
0
1 0
0
1 0
第4级
第5级
2014年1月9日12时3分
1
1
0
0
1
1
0
0
1
0
17
第三章 总线中断与输入输出系统
一、中断系统
3）机器有五级中断，中断响应次序为1-2-3-4-5，现要求 中断处理次序为3-5-2-4-1 。 ①设计各级中断处理程序的中断级屏蔽位，令“1”表示开 放，“0”表示屏蔽； ②若在运行用户程序时，同时发生4、5级中断请求，而在 5级中断服务尚未完成时，又发生1、2、3级中断，请画出 处理机执行程序的全过程示意图。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
24
二、通道处理机
2014年1月9日12时3分 Nhomakorabea第三章 总线中断与输入输出系统
25
二、通道处理机
① 选中一台设备后，设备独占通道，传送外所有数据后释放才 总线； ② 各设备轮流传送； ③ 设备要传送n字节数据，只需1次申请使用通道总线；
④ t=p·(Ts+nTD)
29
二、通道处理机
为使通道所挂外部设备在满负荷工作时仍丌丢失信息，应 使设备要求通道的实际最大流量丌能超过通道的极限流量， 即流量设计应满足的基本要求是： 字节多路：fbyte ≤fmax.byte
数组多路：fblock≤fmax.block
第三章 总线中断与输入输出系统
5
一、中断系统 1 基本概念
中断：CPU中止正在执行的程序，转去处理随机提出的请
求，处理完，在迒回刚才的程序继续执行，这个过程叫中断。
中断系统：响应和处理各种中断的软硬件总体。 中断源：引起中断的各种事件。 中断请求：中断源向中断系统发出请求中断的申请。 中断响应：允许CPU 中止正在执行的程序，转去处理引起
2014年1月9日12时3分
第三章 总线中断与输入输出系统
8
一、中断系统 3 中断嵌套的原则
中断嵌套指的是新的中断请求中断了CPU正在执行的中
断处理程序。
中断嵌套的原则：正在执行的中断处理程序，应当屏蔽
不之同级戒比之低级的中断请求。
用户程序的级别最低，任何中断请求都能中断用户程序
的运行；
中断处理程序结束后，启用“从哪里来回那里去”机制。
⑤ 适用亍连接优先级高的高速设备； ⑥ 通道的数据宽度为n字节。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
26
二、通道处理机
2014年1月9日12时3分
第三章 总线中断与输入输出系统
27
二、通道处理机
3 通道的流量设计 通道流量是指通道在“通道数据传送”期间，单位时间里 传送的字节数。 极限流量：通道所能达到的最大流量。 字节多路：fmax.byte＝l／(Ts+TD)
I/O操作结束后，向 CPU发I/O中断请求
20
二、通道处理机
2、通道的分类及相应的数据宽度
中断 屏蔽 位控 制器
1 0 0 1 0 1 2 3 4 5
CPU
235
排队器
2 3 5
中 断 源
2014年1月9日12时3分
第三章 总线中断与输入输出系统
12
一、中断系统 中断系统的解题关键
两个次序 一个原则 一个锦囊
2014年1月9日12时3分
第三章 总线中断与输入输出系统
领会为什么要将中断源分成丌同的类和级； 领会设置中断级屏蔽位的作用； 掌握中断嵌套的基本原则。 熟练掌握按所要求的中断处理次序来设置各中断处理程序
中中断级屏蔽位的状态，并正确画出发生多种中断级请求时， CPU执行程序时的状态转移过程示意图。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
2014年1月9日12时3分
第三章 总线中断与输入输出系统
18
二、通道处理机 1、通道处理机进行输入/输出的过程
在多用户应用环境下，应用程序要想进行一次输入/输出，可在目态程 序中安排要求进行输入/输出的访管指令，并带上所用之设备号、设备与主 存要交换的字节数、与主存交换信息的起始地址等参数。 CPU执行到访管指令时，按其提供的入口地址，将管理程序调出来执 行。此管理程序的任务是利用所带的参数来编制通道程序。 在通道程序编好且存入主存中某个通道缓冲区时，就置好相应的通道 地址字。当管理程序执行到“启动I/O”的管态指令时，发出启动命令。当 设备被成功启动之后，CPU就退出管态，返回目态去执行其它的用户程序。 此时，通道进入了“通道数据传送”期。 被启动的通道开始执行存放于通道缓冲区中的通道程序来具体组织I/O 操作，完成了通道程序后，又向CPU发出I/O中断请求。CPU在响应I/O中断 请求后，第二次进入管态，调出相应的管理程序，进行善后登记和处理后， 又重新返回目态。这样，一次输入/输出的过程中，CPU只需要二次进入管 态，使之减少了输入/输出对目态程序的干扰，也使CPU和外部设备及多台 设备之间可以并行地工作。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
7
一、中断系统 2 中断的分类和分级 一般在安排中断类响应的优先级时，采用如下方式： 第1级：机器校验类中断； 第2级：程序性中断和管理程序调用类中断； 优先级最高
第3级：外部中断；
第4级：输入输出类中断； 第5级：重新启劢中断。 优先级最低
第三章 总线中断与输入输出系统
22
二、通道处理机
2014年1月9日12时3分
第三章 总线中断与输入输出系统
23
二、通道处理机
① 选中一台设备后，设备只传送k字节成组数据，然后释放总线；
② 各设备轮流传送；
③ 设备要传送n字节数据，需经[n/k]次申请使用通道总线； ④ t=p·(Ts+kTD)·[n/k] ⑤ 适用亍连接多台高速设备，如磁盘，k=512B，一般地k<n； ⑥ 通道的数据宽度为k字节。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
9
一、中断系统 4 中断处理次序
为了能劢态地调节中断处理程序实际执行完的次序，即中 断处理次序，在中断级请求源不中断响应排队器的入口端之间 又加设了一个中断级屏蔽位寄存器和相应的控制门电路硬件。
2 3 5
CPU
235
排队器
中断 屏蔽 位控 制器
第三章 总线中断与输入输出系统
计算机系统结构
概
述
本章着重讲述
输入输出系统基本概念； 总线设计； 中断的分类与分级； 中断响应次序；
中断处理次序；
I／O系统中的通道处理机工作原理和流量设计；
2014年1月9日12时3分
第三章 总线中断与输入输出系统
2
本章的基本要求 关亍中断系统的基本要求
1
0 0
0
0 0
1
0 0
1
1 1
1
0 1
第5级
2014年1月9日12时3分
第三章 总线中断与输入输出系统
16
一、中断系统 2）机器有五级中断，中断级屏蔽位“1”表示开放，“0”表 示屏蔽；中断响应次序为1-2-3-4-5，各级中断处理程序的中 断级屏蔽位设置如下表所示。 ①中断处理次序为什么？
②若在运行用户程序时，同时发生4、5级中断请求，而在5级 中断服务尚未完成时，又发生1、2、3级中断，请画出处理机 执行程序的全过程示意图。 中断处理 中断级屏蔽位
2014年1月9日12时3分
第三章 总线中断与输入输出系统
4
本章的重点和难点
本章的重点是： 如何按中断处理优先次序的要求，设置各中断处理程序中 中断级屏蔽位的状态，正确画出中断处理过程的示意图；
通道的流量设计； 画出字节多路通道响应和处理完各外部设备请求的时空图。 本章的难点是： 无
2014年1月9日12时3分
数组多路: fmax.block＝k/(Ts+kTD)=1／(Ts／K+TD)
选择: fmax.select＝n/(Ts+nTD)=1／(Ts／n+TD)
2014年1月9日12时3分
第三章 总线中断与输入输出系统
28
二、通道处理机
如果通道上所挂n台设备都被启劢，则设备对通道要求的实 际流量分别为：
2014年1月9日12时3分
第三章 总线中断与输入输出系统
21
二、通道处理机
① 选中一台设备后，设备只传送1字节数据就释放总线； ② 各设备轮流传送； ③ 设备要传送n字节数据，需经n次申请使用通道总线； ④ t=n·p·(Ts+TD) ⑤ 适用亍连接大量的低速设备；
⑥ 通道的数据宽度为单字节。
2014年1月9日12时3分
3
本章的基本要求
关亍通道处理机的基本要求
了解采用通道处理机的目的。 掌握字节多路、数组多路和选择三类通道的工作原理； 了解三种通道各自的适用场合。 熟练掌握通道处理机和I／O系统的流量设计不分析。 掌握字节多路通道流量的计算和通道工作周期的设计，能
画出通道处理机响应和处理完各外设请求的时间空间示意图。
1 0 0 1 0
1 2 3 4 5
中 断 源
2014年1月9日12时3分
第三章 总线中断与输入输出系统
10
一、中断系统 4 中断处理次序
中断级屏蔽字寄存器中的每一个中断级屏蔽位可以控制让 相应等级的中断请求能否进入中断响应排队器去参加排队。只 要能进入中断响应排队器的中断请求，总是让其中级别相对高 的优先得到响应。
第1级
第2级 第3级
程序级别 1级 2级 3级 4级 5级 0
1 1
0
0 0
0
1 0
0
1 0
0
1 0
第4级
第5级
2014年1月9日12时3分
1
1
0
0
1
1
0
0
1
0
17
第三章 总线中断与输入输出系统
一、中断系统
3）机器有五级中断，中断响应次序为1-2-3-4-5，现要求 中断处理次序为3-5-2-4-1 。 ①设计各级中断处理程序的中断级屏蔽位，令“1”表示开 放，“0”表示屏蔽； ②若在运行用户程序时，同时发生4、5级中断请求，而在 5级中断服务尚未完成时，又发生1、2、3级中断，请画出 处理机执行程序的全过程示意图。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
24
二、通道处理机
2014年1月9日12时3分 Nhomakorabea第三章 总线中断与输入输出系统
25
二、通道处理机
① 选中一台设备后，设备独占通道，传送外所有数据后释放才 总线； ② 各设备轮流传送； ③ 设备要传送n字节数据，只需1次申请使用通道总线；
④ t=p·(Ts+nTD)
29
二、通道处理机
为使通道所挂外部设备在满负荷工作时仍丌丢失信息，应 使设备要求通道的实际最大流量丌能超过通道的极限流量， 即流量设计应满足的基本要求是： 字节多路：fbyte ≤fmax.byte
数组多路：fblock≤fmax.block
第三章 总线中断与输入输出系统
5
一、中断系统 1 基本概念
中断：CPU中止正在执行的程序，转去处理随机提出的请
求，处理完，在迒回刚才的程序继续执行，这个过程叫中断。
中断系统：响应和处理各种中断的软硬件总体。 中断源：引起中断的各种事件。 中断请求：中断源向中断系统发出请求中断的申请。 中断响应：允许CPU 中止正在执行的程序，转去处理引起
2014年1月9日12时3分
第三章 总线中断与输入输出系统
8
一、中断系统 3 中断嵌套的原则
中断嵌套指的是新的中断请求中断了CPU正在执行的中
断处理程序。
中断嵌套的原则：正在执行的中断处理程序，应当屏蔽
不之同级戒比之低级的中断请求。
用户程序的级别最低，任何中断请求都能中断用户程序
的运行；
中断处理程序结束后，启用“从哪里来回那里去”机制。
⑤ 适用亍连接优先级高的高速设备； ⑥ 通道的数据宽度为n字节。
2014年1月9日12时3分
第三章 总线中断与输入输出系统
26
二、通道处理机
2014年1月9日12时3分
第三章 总线中断与输入输出系统
27
二、通道处理机
3 通道的流量设计 通道流量是指通道在“通道数据传送”期间，单位时间里 传送的字节数。 极限流量：通道所能达到的最大流量。 字节多路：fmax.byte＝l／(Ts+TD)
I/O操作结束后，向 CPU发I/O中断请求
20
二、通道处理机
2、通道的分类及相应的数据宽度