基于FPGA速率匹配算法的实现
- 格式:pdf
- 大小:73.60 KB
- 文档页数:2
基于FPGA速率匹配算法的实现
LTE(长期演进)是3.9G的全球标准,采用OFDM和MIMO技术作为其无
线网络演进的唯一标准,极大地提高了系统的带宽[1]。而速率匹配是LTE系
统中重要的组成部分,因此速率匹配设计的优劣,决定整个系统性能的好坏[2]。LTE系统中,速率匹配是指传输信道上的比特被打孔或者被重发,以匹
配物理信道的承载能力。当输入的比特数目超过物理信道的承载能力时,就
要对输入的序列进行打孔;而当输入的比特数目不满足物理信道的承载能力
时,就要对输入的序列进行重发。根据编码方式的不同,速率匹配又可分为
卷积编码和Turbo编码的速率匹配。FPGA在数字信号处理方面性能优越,
利用FPGA做乒乓操作能够明显地提高数据的处理速度[3]。
1 速率匹配算法
1.1 速率匹配的整体流程
在LTE系统中,基于Turbo编码的速率匹配过程如图1所示。该过程主
要包括子块交织、比特收集、比特选择和修剪[4]。
2.2 乒乓前控制模块的FPGA实现
数据经过Turbo编码器后分3路暂存在3个RAM中。当速率匹配模块中