下载文档原格式
1.将设计的系统或电路按照EDA开发软件要求的某种形式表示出来。
并送入计算机的过程称为( )：A:设计的输入B:设计的输出C:仿真D:综合2.一般把EDA 技术发展分为（）个阶段。
A:2 B:3 C: 4 D: 53.大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是__ ___。
A. CPLD即是现场可编程逻辑器件的英文简称；B. CPLD是基于查找表结构的可编程逻辑器件；C. 早期的CPLD是从GAL的结构扩展而来；D. 在Altera公司生产的器件中，FLEX10K 系列属CPLD结构；4.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，___是错误的。
a)综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；b)综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的；c)综合是纯软件的转换过程，与器件硬件结构无关；d)为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。
5.IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于硬IP的正确描述为__________。
a)提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；b)提供设计的最总产品----掩膜；c)以网表文件的形式提交用户，完成了综合的功能块；d)都不是。
6.基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入→________→综合→适配→__________→编程下载→硬件测试。
①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定A．③① B.①② C.④⑤ D.④②7.下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的______。
EDA技术EDA技术试卷（练习题库）1、个项目的输入输出端口是定义在（）。
2、描述项目具有逻辑功能的是（）。
3、关键字ARCHITECTURE定义的是。
4、M AXP1USII中编译VHD1源程序时要求（）。
5、1987标准的VHD1语言对大小写是（）。
6、关于1987标准的VHD1语言中，标识符描述正确的是（）。
7、符合1987VHD1标准的标识符是（）。
8、VHD1语言中变量定义的位置是（）。
9、VHD1语言中信号定义的位置是（）。
10、变量是局部量可以写在（）。
11、变量和信号的描述正确的是（）。
12、关于VHD1数据类型，正确的是（）。
13、下面数据中属于实数的是（）。
14、下面数据中属于位矢量的是（）。
15、可以不必声明而直接引用的数据类型是（）。
16、STD_10GIG_1164中定义的高阻是字符（）。
17、STD_10GIG」164中字符H定义的是（）。
18、使用STD_1OG1G」164使用的数据类型时（）。
19、VHD1运算符优先级的说法正确的是（）。
20、如果a=1,b=0,则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。
21、不属于顺序语句的是（）。
22、正确给变量X赋值的语句是（）。
23、EDA的中文含义是（）。
24、EPF10K20TC144-4具有多少个管脚（）。
25、如果a=1,b=1,则逻辑表达式（aXORb）OR（NOTbANDa）的值是（）。
26、MAX+P1USII的，数据类型为std_1ogic_vector,试指出下面那个30、在一个VHD1,数据类型为integer,数据范围0to127,下面哪个赋31、下列那个流程是正确的基于EDA软件的FPGA/CP1D和变量的说法，哪一个是不正确的：（）。
33、下列语句中，不属于并行语句的是：（）。
34、O在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为。
35、不是操作符号它只相当与作用〃target=Zb1ank〃＞在VHD1的CASE语句中，条件句中的“二＞”不是操作符号，它只相当与O作用。
eda期末考试试题及答案EDA期末考试试题及答案一、选择题（每题2分，共20分）1. EDA（电子设计自动化）主要应用于以下哪个领域？A. 机械设计B. 建筑设计C. 电子电路设计D. 软件开发答案：C2. 在EDA软件中，以下哪个不是常见的设计流程？A. 原理图设计B. 电路仿真C. 手动布线D. 封装设计答案：C3. 下列哪个不是EDA工具的组成部分？A. 原理图编辑器B. PCB布局工具C. 3D建模软件D. 仿真分析工具答案：C4. 在EDA设计中，PCB指的是什么？A. 印刷电路板B. 个人计算机C. 程序控制板D. 功率控制板答案：A5. 以下哪个是EDA设计中常用的文件格式？A. .txtB. .pdfC. .schD. .jpg答案：C...（此处省略其他选择题）二、简答题（每题10分，共30分）1. 简述EDA设计流程的主要步骤。
答案：EDA设计流程通常包括原理图设计、电路仿真、PCB布局、布线、封装设计、测试与验证等步骤。
2. 解释什么是PCB布线，并说明其重要性。
答案：PCB布线是指在印刷电路板上将电子元件的引脚通过导电路径连接起来的过程。
布线的重要性在于它直接影响电路的性能、可靠性和生产成本。
3. 描述电路仿真在EDA设计中的作用。
答案：电路仿真在EDA设计中用于模拟电路在不同条件下的行为，帮助设计者预测电路的性能，优化设计，并在实际制造之前发现潜在的问题。
三、计算题（每题15分，共30分）1. 给定一个简单的RC电路，计算其时间常数τ。
答案：时间常数τ是电容C和电阻R的乘积，即τ = R * C。
2. 假设一个电路的输入信号频率为1kHz，计算其周期T。
答案：周期T是频率f的倒数，即T = 1/f = 1/1000Hz = 1ms。
四、设计题（20分）设计一个简单的放大器电路，并使用EDA工具绘制其原理图。
答案：（此处应有原理图，但无法提供图像，故省略）五、论述题（20分）论述在现代电子设计中，EDA工具的重要性及其对设计流程的影响。
EDA考试题题库及答案一、选择题1.一个项目的输入输出端口是定义在(A)A、实体中；B、结构体中；C、任何位置；D、进程中。
2.QuartusII中编译VHDL源程序时要求(C)A、文件名和实体可以不同名；B、文件名和实体名无关；C、文件名和实体名要相同；D、不确定。
3.VHDL语言中变量定义的位置是(D)A、实体中中任何位置；B、实体中特定位置；C、结构体中任何位置；D、结构体中特定位置。
4.可以不必声明而直接引用的数据类型是(C)A、STD_LOGIC；B、STD_LOGIC_VECTOR；C、BIT；D、ARRAY。
5.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是(C)A、FPGA全称为复杂可编程逻辑器件；B、FPGA是基于乘积项结构的可编程逻辑器件；C、基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D、在Altera公司生产的器件中，MAX7000系列属FPGA结构。
6.下面不属于顺序语句的是(C)A、IF语句；B、LOOP语句；C、PROCESS语句；D、CASE语句。
7.VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，实体体描述的是(A)A、器件外部特性；B、器件的内部功能；C、器件的综合约束；D、器件外部特性与内部功能。
8.进程中的信号赋值语句，其信号更新是(C)A、按顺序完成；B、比变量更快完成；C、在进程的最后完成；D、都不对。
9.在EDA工具中，能完成在目标系统器件上布局布线软件称为(C)A、仿真器B、综合器C、适配器D、下载器10.VHDL常用的库是(A)A、IEEE；B、STD；C、WORK；D、PACKAGE。
11.在VHDL中，用语句(D)表示clock的下降沿。
A、clock'EVENT；B、clock'EVENT AND clock='1'；C、clock='0'；D、clock'EVENT AND clock='0'。
eda技术实用教程期末考试题及答案一、选择题（每题2分，共20分）1. EDA技术中，FPGA代表的是（）。
A. 现场可编程逻辑阵列B. 现场可编程门阵列C. 现场可编程逻辑器件D. 现场可编程门器件答案：B2. 在EDA技术中，VHDL是一种（）。
A. 硬件描述语言B. 软件描述语言C. 系统描述语言D. 网络描述语言答案：A3. 下列哪个不是EDA工具的主要功能（）。
A. 逻辑综合B. 电路仿真C. 代码编译D. 布局布线答案：C4. 在VHDL中，下列哪个关键字用于定义并行语句（）。
A. ifB. beginC. loopD. process答案：B5. 在EDA技术中，用于测试和验证数字电路的EDA工具是（）。
A. 逻辑综合工具B. 电路仿真工具C. 布局布线工具D. 测试生成工具答案：B6. 下列哪个不是FPGA的配置方式（）。
A. 在系统可编程B. 串行配置C. 并行配置D. 网络配置答案：D7. 在VHDL中，用于定义信号的关键字是（）。
B. constantC. signalD. type答案：C8. 在EDA技术中，用于描述数字电路行为的模型是（）。
A. 结构模型B. 数据流模型C. 行为模型D. 混合模型答案：C9. 在VHDL中，下列哪个关键字用于定义过程（）。
A. procedureB. functionD. entity答案：C10. 在EDA技术中，用于优化电路性能的EDA工具是（）。
A. 逻辑综合工具B. 电路仿真工具C. 布局布线工具D. 测试生成工具答案：C二、填空题（每题2分，共20分）1. EDA技术中的“EDA”代表的是______、______和______。
答案：电子设计自动化2. VHDL中的并发语句包括______、______、______和______。
答案：信号赋值、条件信号赋值、选择信号赋值、元件实例化3. 在FPGA设计中，______是用于存储配置数据的非易失性存储器。
复习题（开卷）一、填空题与简答题1、ASIC的中文含义是：专用集成电路。
2、在VHDL中主要有哪三种重载现象参数类型的重载；参数数目的重载；函数返回类型的重载。
3、简单可编程逻辑器件的主要有PROM、PLA、PAL、GAL4、CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个GAL器件:5、在设计中，常常采用的设计方法有直接设计方法、自顶向下和自底向上的设计方法。
6、CPLD的一般采用“与－或阵列”结构。
7、一个完整的VHDL程序包括库、程序包、实体、结构体和配置五个部分。
8、PLD的中文含义是：可编程逻辑器件。
9、“与－或”结构的可编程逻辑器件主要由四部分构成：输入电路、可编程“与”阵列、可编程或阵列、输出电路10、FPGA的一般采用“查找表”结构。
11．VHDL的全拼Very high speed integrated Hardware Description Language12．子程序有即过程（PROCEDURE）、函数〔FUNCTION〕两种类型。
13、CPLD的中文含义是复杂可编程逻辑器件。
14、复杂可编程逻辑器件的主要有CPLD 和FPGA 。
15、FPGA的中文含义是现场可编程门阵列。
16．CPLD的基本结构看成由可编程逻辑宏单元可编程I/O控制模块和可编程内部连线组成。
17．FPGA由可编程逻辑块（CLB）、可编程互连单元（I/O）和可编程互连三种可编程电路和一个SRAM结构的配置存储单元组成。
18.EDA：电子设计自动化B：逻辑阵列块20.ESB：嵌入式系统块21.FAST TRACK：快速通道22.同步：各个逻辑单元共用一个时钟23．信号与变量使用时有何区别？答：（1）值的代入形式不同。
（2）变量值可以送给信号，信号值不能送给变量。
（3）信号是全局量，变量是局部量。
（4）操作过程不同。
24．VHDL语言在结构上分为哪几部分？答：VHDL语言在结构上一般分为实体（ENTITY）与结构体（ARCHITECTURE）两大部分。
EDA技术题库一．填空题1. Verilog的基本设计单元是模块.它是由两部分组成,一部分描述接口；另一部分描述逻辑功能,即定义输入是如何影响输出的.2。
用assign描述的语句我们一般称之为组合逻辑，并且它们是属于并行语句,即于语句的书写次序无关.而用always描述的语句我们一般称之为组合逻辑或时序逻辑，并且它们是属于串行语句，即于语句的书写有关。
3．在case语句中至少要有一条default语句。
4. 已知x=4'b1001，y=4'0110,则x的4位补码为4’b1111，而y的4位的补码为4'b0110 。
5. 两个进程之间是并行语句。
而在Always中的语句则是顺序语句。
6.综合是将高层次上描述的电子系统转换为低层次上描述的电子系统，以便于系统的具体硬件实现。
综合器是能自动将高层次的表述（系统级、行为级）转化为低层次的表述（门级、结构级)的计算机程序7. 设计输入的方式有原理图、硬件描述语言、状态图以及波形图。
8.按照仿真的电路描述级别的不同，HDL仿真器可以完成:系统级仿真，行为级仿真，RTL 级仿真，门级（时序）仿真。
按照仿真是否考虑硬件延时分类,可以分为：功能仿真和时序仿真。
仿真器可分为基于元件（逻辑门）仿真器和基于HDL语言的仿真器9. IP核是知识产权核或知识产权模块，在EDA技术中具有十分重要的地位。
半导体产业的IP定义为用于ASIC或FPGA中的预先设计好的电路功能模块。
IP分为软IP、固IP和硬IP.10.可编程逻辑器件PLD是一种通过用户编程或配置实现所需逻辑功能的逻辑器件，也就是说用户可以根据自己的需求，通过EDA开发技术对其硬件结构和工作方式进行重构，重新设计其逻辑功能11.两种可编程逻辑结构是基于与—或阵列可编程结构(乘积项逻辑可编程结构）、基于SRAM 查找表的可编程逻辑结构12。
PLD按集成度分类:简单PLD、复杂PLD；按结构分类：基于“与—或”阵列结构的器件、基于查找表结构的器件；从编程工艺上分类：熔丝型、反熔丝型、EPROM型、EEPROM 型、SRAM型、Flash型13。
EDA选择题题库教师组卷、学生备考用1、在EDA工具中，能完成在目标系统器件上布局布线软件称为（ C ）。
A.仿真器B.综合器C.适配器D.下载器2、在执行Quartus Ⅱ的（ D ）命令，可以精确分析设计电路输入与输出波形间的延时量。
A .Create default symbol B.SimulatorC. CompilerD.Timing Analyzer3、在Verilog HDL中，用语句（ D ）表示clock的下降沿。
A. posedge clockB. negedge clockC. clock==1’b0D. clock==1’b14、QuartusII中编译Verilog源程序时要求（ C ）。
A.文件名和实体可不同名B.文件名和实体名无关C. 文件名和实体名要相同D. 不确定5、Verilog语言对大小写是（ D ）。
A. 敏感的B. 只能用小写C. 只能用大写D. 不敏感6、在Verilog语言中，标识符描述正确的是（ A ）。
A. 必须以英文字母或下划线开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7、符合Verilog标准的标识符是（ A ）。
A. A_2B. A+2C. 2AD. 228、符合Verilog标准的标识符是（ A ）。
A. a_2_3B. a*2C. 2_2_aD. 2a9、不符合Verilog标准的标识符是 C 。
A. a_1_inB. a_in_2C. 2_aD. asd_110、下面数据中属于实数的是（ A ）。
A. 4.2B. 3C. 1’b1D. 5’b1101111、下面数据中属于位矢量的是（ D ）。
A. 4.2B. 3C. 1’b1D. 5’b1101112、运算符优先级的说法正确的是（ A ）。
A. NOT的优先级最高B. AND和NOT属于同一个优先级C. NOT的优先级最低D. 前面的说法都是错误的13、运算符优先级的说法正确的是（ D ）。
一．填空题1.术语CPLD表示什么意思？（a)（a）复杂可编程逻辑器件；（b）组合可编程逻辑器件;(c)组合可编程局部器件.2.术语FPGA表示（b）．（a）正规的可编程门阵列；(b）现场可编程门阵列；（c）有限可编程门阵列。
3.术语HDL代表(a）（a)硬件描述语言; （b）美元崇拜者；（c）硬件开发语言; (d)高级设计语言。
4.关于自上而下的EDA设计，选择所有正确的说法.（abcdef)（a）可做到更好的资源分配；（b)使得每一个小的功能模块可以被单独仿真；(c)加速仿真；(d)使器件的行为建模更容易；（e）导致一个低功耗的设计;（f）可在设计组的各成员之间有效地分割一个设计项目5。
测试的10／10规则是（C )。
（a）应该每10天测试10次。
(b)对于设计的每个10%的部分应该进行10次测试.（c)测试电路的规模不应超过整个电路规模的10%，而且设计和调试测试电路所占用的时间不应超过设计和调试原电路所用时间的10%.6.术语“功能仿真"的含义是(a)（a）仿真一个设计的功能如何,而不关心其定时;（b）仿真一个设计的功能等效性；（c)仿真设计所代表的精确功能；（d）仿真一个设计的功能和时间特性。
7。
VHDL程序输入方法主要有（原理图输入法）,（文本输入法）和(参数化宏功能块LPM设计法）8.下列说法正确的是(a，c）（a）进程的启动必须有敏感信号;（b)进程语句process 必须有敏感信号列表；（c)进程可以用wait语句启动；（d）进程中的语句顺序颠倒一下不会改变所描述电路的功能．9.VHDL用于综合的数据类型主要有（标量)型、复合型和子类型，其中第一种类型包括所有的简单类型如（整数型）、(实数型）、(枚举型)等．10。
VHDL中的数据对象有（信号)、(变量）、(常量）三种,端口属于（信号)。
11。
下列有关时钟上升沿触发的描述正确的是(a,d,e）。
(a）clock'event and clock=’1’；（b）not clock’stable and clock=’0’;（c）clock'event; （d）clock’event and（clock'last_lalue=’0');(e）rising_edge（clock).12。
一、选择题1.一个项目的输入输出端口是定义在(A)A、实体中；B、结构体中；C、任何位置；D、进程中。
2.QuartusII中编译VHDL源程序时要求(C)A、文件名和实体可以不同名；B、文件名和实体名无关；C、文件名和实体名要相同；D、不确定。
3.VHDL语言中变量定义的位置是 (D)A、实体中中任何位置；B、实体中特定位置；C、结构体中任何位置；D、结构体中特定位置。
4.可以不必声明而直接引用的数据类型是(C)A、STD_LOGIC ；B、STD_LOGIC_VECTOR；C、BIT；D、ARRAY。
5.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是 (C)A、FPGA全称为复杂可编程逻辑器件；B、FPGA是基于乘积项结构的可编程逻辑器件；C、基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D、在Altera公司生产的器件中，MAX7000系列属FPGA结构。
6.下面不属于顺序语句的是(C)A、IF语句；B、LOOP语句；C、PROCESS语句；D、CASE语句。
7.VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，实体体描述的是(A)A、器件外部特性；B、器件的内部功能；C、器件的综合约束；D、器件外部特性与内部功能。
8.进程中的信号赋值语句，其信号更新是(C)A、按顺序完成；B、比变量更快完成；C、在进程的最后完成；D、都不对。
9.在EDA工具中，能完成在目标系统器件上布局布线软件称为(C)A、仿真器B、综合器C、适配器D、下载器10.VHDL常用的库是 (A)A、IEEE；B、STD；C、WORK；D、PACKAGE。
11.在VHDL中，用语句( D) 表示clock的下降沿。
A、clock'EVENT；B、clock'EVENT AND clock='1'；C、clock='0'；D、clock'EVENT AND clock='0'。
12.请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于(C)A、ROM；B、CPLD；C、FPGA；D、GAL。
13.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中( D)是错误的。
A、综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；B、为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C、综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的；D、综合是纯软件的转换过程，与器件硬件结构无关。
14.描述项目具有逻辑功能的是 (B)A、实体；B、结构体；C、配置；D、进程。
15. 关键字ARCHITECTURE定义的是(A)A、结构体；B、进程；C、实体；D、配置。
16.1987标准的VHDL语言对大小写是 (D)A、敏感的；B、只能用小写；C、只能用大写；D、不敏感。
17.关于1987标准的VHDL语言中，标识符描述正确的是(A)A、必须以英文字母开头；B、可以使用汉字开头；C、可以使用数字开头；D、任何字符都可以。
18.关于1987标准的VHDL语言中，标识符描述正确的是 (B)A、下划线可以连用；B、下划线不能连用；C、不能使用下划线；D、可以使用任何字符。
19.符合1987VHDL标准的标识符是(A)A、A_2；B、A+2；C、2A；D、22。
20.VHDL语言中信号定义的位置是 (D)A、实体中任何位置；B、实体中特定位置；C、结构体中任何位置；D、结构体中特定位置。
21.变量是局部量可以写在 (B)A、实体中；B、进程中；C、线粒体；D、种子体中。
22.变量和信号的描述正确的是(A)A、变量赋值号是:=B、信号赋值号是:=C、变量赋值号是<=D、二者没有区别。
23.变量和信号的描述正确的是 (B)A、变量可以带出进程；B、信号可以带出进程；C、信号不能带出进程；D、二者没有区别。
24. 关于VHDL数据类型，正确的是(D)A、数据类型不同不能进行运算；B、数据类型相同才能进行运算；C、数据类型相同或相符就可以运算；D、运算与数据类型无关。
25.下面数据中属于实数的是 (A)A、4.2；B、3；C、1；D、11011。
26.下面数据中属于位矢量的是 (D)A、4.2；B、3；C、1；D、11011。
27.STD_LOGIG_1164中字符H定义的是(A)A、弱信号1；B、弱信号0；C、没有这个定义；D、初始值。
28.使用STD_LOGIG_1164使用的数据类型时(B)A、可以直接调用；B、必须在库和包集合中声明；C、.必须在实体中声明；D、必须在结构体中声明。
29.VHDL运算符优先级的说法正确的是 (A)A、NOT的优先级最高；B、AND和NOT属于同一个优先级；C、NOT的优先级最低；D、前面的说法都是错误的。
30.VHDL运算符优先级的说法正确的是 (D)A、括号不能改变优先级；B、不能使用括号；C、括号的优先级最低；D、括号可以改变优先级。
31.如果a=1,b=0，则逻辑表达式（a AND b） OR（ NOT b AND a）的值是(B)A、0；B、1；C、2；D、不确定。
32.正确给变量X赋值的语句是 (B)A、X<=A+B；B、X:=A+b；C、X=A+B；D、前面的都不正确。
33.EDA的中文含义是 (A)A、电子设计自动化；B、计算机辅助计算；C、计算机辅助教学；D、计算机辅助制造。
34.可编程逻辑器件的英文简称是(D)A、FPGA；B、PLA；C、PAL；D、PLD。
35.现场可编程门阵列的英文简称是(A)A、FPGA；B、PLA；C、PAL；D、PLD。
36.在EDA中，ISP的中文含义是 (B)A、网络供应商；B、在系统编程；C、没有特定意义；D、使用编程器烧写PLD芯片。
37.在EDA中，IP的中文含义是 (D)A、网络供应商；B、在系统编程；C、没有特定意义；D、知识产权核。
38.EP1C3T144C8具有(A)个管脚A、114个；B、72个；C、8个；D、不确定。
39.VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: signal declaration must have '；'，but found begin instead.其错误原因是(A)A、信号声明缺少分号；B、错将设计文件存入了根目录，并将其设定成工程；C、设计文件的文件名与实体名不一致；D、程序中缺少关键词。
40.VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: choice value length must match selector expression value length其错误原因是 (A)A、表达式宽度不匹配；B、错将设计文件存入了根目录，并将其设定成工程；C、设计文件的文件名与实体名不一致；D、程序中缺少关键词。
41.在VHDL语言中，下列对时钟边沿检测描述中，错误的是(D)A、if clk'event and clk = '1' then；B、if falling_edge(clk) then；C、if clk'event and clk = '0' then；D、if clk'stable and not clk = '1' then。
42.下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程：(A)A、原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试；B、原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；C、原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；D、原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试。
43.对于信号和变量的说法，哪一个是不正确的:(A)A、信号用于作为进程中局部数据存储单元；B、变量的赋值是立即完成的；C、信号在整个结构体内的任何地方都能适用；D、变量和信号的赋值符号不一样。
44. 下列语句中，不属于并行语句的是：(B)A、进程语句；B、CASE语句；C、元件例化语句；D、WHEN…ELSE…语句。
45.VHDL文本编辑中编译时出现如下的报错信息Error: Can't open VHDL "WORK" 其错误原因是(B)A、错将设计文件的后缀写成.tdf，而非.vhd ；B、错将设计文件存入了根目录，并将其设定成工程；C、设计文件的文件名与实体名不一致；D、程序中缺少关键词。
46.在VHDL的CASE语句中，条件句中的"=>"不是操作符号，它只相当与(B) 作用。
A、IF；B、THEN；C、AND；D、OR。
47.下列关于信号的说法不正确的是 (C)A、信号相当于器件内部的一个数据暂存节点；B、信号的端口模式不必定义，它的数据既可以流进，也可以流出；C、在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用；D、信号在整个结构体内的任何地方都能适用。
48.下面哪一个可以用作VHDL中的合法的实体名(D)A、OR；B、VARIABLE ；C、SIGNAL；D、OUT1。
49.VHDL文本编辑中编译时出现如下的报错信息Error:Line1,Filee:\muxfile\mux21.tdf: TDF syntax error… 其错误原因是(A)A、错将设计文件的后缀写成.tdf 而非.vhd；B、错将设计文件存入了根目录，并将其设定成工程；C、设计文件的文件名与实体名不一致；D、程序中缺少关键词。
50.下列关于变量的说法正确的是 (A)A、变量是一个局部量，它只能在进程和子程序中使用；B、变量的赋值不是立即发生的，它需要有一个δ延时；C、在进程的敏感信号表中，既可以使用信号，也可以使用变量；D、变量赋值的一般表达式为：目标变量名<= 表达式。
51. 在VHDL中，语句"FOR I IN 0 TO 7 LOOP "定义循环次数为(A) 次。
A、8；B、7；C、0；D、1。
52.在VHDL中，PROCESS结构内部是由(B) 语句组成的。
A、顺序；B、顺序和并行；C、并行；D、任何。
53.在VHDL中，PROCESS本身是(C)语句A、顺序；B、顺序和并行；C、并行；D、任何。
