Calibre LVS的使用方法

Calibre LVS 介绍本篇就讲解有关LVS方面的内容。

具体实例可以参照 ”dracula LVS介绍”中的说明。

一、具体操作：%drac_cvt %caliber –lvs | tee mlvs.logopen cell view “lvs_test”%calibre –rveLoad LVS result databasemodify layoutuse query tools to highlight errors (举例)*注：当然还有其他一些工具来帮助查找错误所在，点击就可以，不至于要想半天来判断错在source端还是drain 端等扼杀脑细胞的问题了。

有一大特点就是很人性化的点击，就到显示到相应的位置，无法是layout还是schematic或者是source net list。

二、相关文件内容1, netlist***** lvs_test NETLIST ******.BIPOLAR.GLOBAL VSS VDD************************************************************************************.SUBCKT lvs_test OUT INRI6 net2 IN 1kCI4 OUT VSS 0.2pMI1 VSS net2 OUT VSS PMI0 VDD net2 OUT VDD N.ENDS可以用 caliber –lv –cs 对netlist进行转换和语法分析。

*建议：subckt name最好与cell name一致。

2，由dracula 转换过来作了些小的修改，只是保证了语法没有错，并且能达到基本的要求为目的，所以大家可以对比上次 dracula 来看。

Caliber ERC 一般与 LVS 一起验证，要产生 LVS 可RVE 的database，需要加入 MASK SVDB DIRECTORY "svdb" QUERY 会产生 svdb目录，要产生ERC database 要使用 ERC SELECT CHECK 。

calibre使用帮助Calibre是一款功能强大的电子书管理软件，它可以帮助用户管理、转换和阅读电子书。

以下是关于Calibre使用的详细指南。

-运行安装程序，按照提示完成安装过程。

2. 添加电子书到Calibre库：- 打开Calibre软件，点击“添加图书”按钮或拖放图书到Calibre 界面。

-选择您要添加的电子书文件，并点击“打开”按钮。

- Calibre会自动将电子书添加到您的图书库中。

3.转换电子书格式：-选择您想要转换的电子书。

-点击“转换图书”按钮。

-在转换选项中，选择您想要的输出格式和其他设置。

-点击“确定”开始转换。

- 转换完成后，您可以在Calibre库中找到转换后的电子书。

-点击“保存”按钮保存修改。

5. 在Calibre中阅读电子书：-选择您想要阅读的电子书。

-点击“阅读图书”按钮。

- Calibre内置阅读器会打开，并显示您选择的电子书。

6.同步电子书到设备：-连接您的设备到计算机。

- 在Calibre中选择您想要同步到设备的电子书。

-点击“发送到设备”按钮。

- Calibre会自动将选中的电子书同步到您的设备上。

7. 在Calibre中和排序电子书：- 使用栏在Calibre库中电子书。

8. 自定义Calibre界面：-点击“首选项”按钮。

- 在“界面”选项中，您可以自定义Calibre的外观和行为。

-点击“保存”按钮保存修改。

9. 使用插件扩展Calibre功能：-点击“首选项”按钮。

- 在“插件”选项中，您可以安装和管理各种插件，以扩展Calibre 的功能。

10. 备份和恢复Calibre库：-点击“首选项”按钮。

-在“高级”选项中，选择“备份/还原”。

- 按照提示选择您要备份或恢复的Calibre库文件。

希望上述信息对您使用Calibre有所帮助。

Calibre是一款强大的电子书管理工具，它提供了多种功能来满足您对电子书的各种需求。

无论是转换、管理、阅读还是备份，Calibre都能帮助您完成这些任务。

Calibre user manual● 初始Calibre 環境：先copy .cdsinit 在terminal 下鍵入Source .cdsinit ，即完成calibre 的環境設定了。

之後再進入icfb 下的 layout view ，找尋calibre 的連結即可使用。

● 使用Calibre ：選擇virtuoso 進入layout view 之後，在其tool bar 上可以看到一個Calibre 的連結，選項中有DRC 、LVS 以及PEX (即LPE 功能) ，依所須之功能選擇之。

(1) DRC選擇DRC 之後會出現一大一小兩個視窗，小的是每次操作路徑設定，可設定可不設定。

大的視窗為主要控制設定視窗。

分別介紹如下：設定每次檔案操作起始路徑。

亦可不做任何設定，直接關掉此視窗。

待至下方主要操作視窗下再做路徑設定。

Main Window設定以Rule、Inputs、Outputs為主，通常皆以預設執行即可設定完成後，選Run DRC即可操作。

Rules：Kick ”…” to browser Rules file & Run DirectoryKick “View” to view & edit rules fileInput：由layout 連結過來，點選import from layout，calibre將會自動將layout 檔成gds檔。

此外Calibre 有預設的file name，以cellname.calibre.gds命名。

原則上不須更改任何設定，以其預設操作即可。

亦可自已命名。

Outputs：預設輸出為cell name.drc.summary即為dracula的.sum檔圖中選項皆以預設操作即可。

執行Run DRC後會出現兩個視窗，一個是summary report，一個是RVE視窗summary report即相當於.sum檔之結果，而利用RVE的highlight功能，可加速DRC驗証以及偵錯能力。

Calibre环境做LVS步骤及注意事项1、LVS数据准备在Astro中完成芯片后提取.fv文件及.gds文件，这两个文件是做LVS必备的。

.v文件用来生成在LVS过程中用来和Layout进行比对的.spi文件，而.gds 文件用来读入calibre得到Layout。

2、将.gds文件读入calibre具体步骤省略。

3、生成.spi文件.spi文件是由.v和一些.cdl、.spi文件一同生成的。

生成.spi文件有一个脚本，以SMIC18 工艺xxx目录为例：v2lvs \-lsp xxx/smic18.cdl \-lsp xxx/POR.cdl \-lsp xxx/RAM256X8.cdl \-lsp xxx/SP018W.sp \-s xxx/smic18.cdl \-s xxx/POR.cdl \-s xxx/RAM256X8.cdl \-s xxx/SP018W.sp \-s0 VSS \-s1 VDD \-v $topCell.v \-o $topCell.spi格式是固定的，-lsp后面列出你所要做LVS的芯片用到的IP的.spi（.sp）文件，rom、ram、stdcell是.cdl文件。

-s后面再把-lsp列出的文件重复一遍。

-s0和-s1不变，-v后面写你要进行转换的.fv文件，-o后面写你要输出的.spi文件。

文件写好后，在文件所在目录直接键入文件名，文件即开始自动执行。

执行后若无warning和error即可。

icc中提取出来的.v文件需要有phsical only的器件，但是不需要corner和filler pad，pcut和power IO必须加进去。

还有一些格式要求，需要使用如下选项：wirte_verilog –diode_ports –split_bus –no_pad_filler –no_corner_filler_cells -pg 这些信息加好后，再进行上面转换.spi文件的步骤。

Lab-4.Calibre –DRC與LVSI•目的：實習六是介紹一個大部分業界所使用的一套佈局驗證的軟體―Calibre（為Mentor公司之產品），Calibre是被世界上大多數的IC設計公司做為sign-off的憑據，適合做大型電路的驗證。

Calibre和Dracula、Diva有許多不同之處。

Calibre是一套類似Diva的驗證軟體，但其嚴謹度與考靠性遠優於Diva，這也是大家為何要使用Dracula的原因，但Dracula的操作不易，且無法做on-line的驗證。

但Calibre改進了這些缺點，不但操作簡易，更可搭配Virtuoso或其他layout軟體做線上的驗證，由於Calibre的已被大多數的公司所採用，因此CIC也將轉向支援Calibre的技術而漸漸取代Dracula。

本實習的目的是要將前一實習的電路，經過Calibre的佈局驗證後，以便能將此Layout送去製造。

而本實習將延續實習四的Layout為實例，藉此介紹整個Dracula的操作流程。

II•DRC（Design Rule Check）：1•建立子目錄、拷貝calibre_035.drc檔及撰寫DRC的主要檔案：<i>因為作DRC佈局驗證時會造出非常多檔案，因此在此強烈建議建立一個屬於此Layout作DRC時之新目錄夾，也就是說在你的根目錄下鍵入mkdir 0.35然後再進入0.35的資料夾內,即鍵入cd0.35,再鍵入mkdirdrcnand3，建立一個名為drcnand3的子目錄 。

..<ii>先進入/avanti/Lab610/avanti/Lab/610/test/lab/drc/目錄下再利用filemgr &或拷貝指令cp ，將calibre_035.drc 拷貝至你的工作目錄底下。

<iii>為配合Layout ，因此在作DRC 驗證時必須利用編輯軟體(ex Vi 、textedit….)，編輯下面的檔案並存為drc_rules的檔。

calibre是一个强大的电子书管理工具，使用方法如下：
1.安装完成后进入设置向导，首先为你的图书选择一个合适的存储文件夹，你
转换后的图书都会保存在这里面。

2.再选择你合适的设备，如果你是kindle的用户那么，选择Amazon---kindle，
如果您买到的的是新款kindle也可以选择kindle paperwhite。

3.紧接着进行下一步，这里是进行推送邮箱的配置，对于只有格式转换需求的
同学，此步可以跳过，直接点击“下一步”。

4.设置完成后，开始转换图书，首先添加图书。

5.添加完成后，在列表中找到自己刚刚添加的图书，点击右键，选择“转换书
籍”“逐个转换”。

6.找到你的书籍。

7.选择输出格式。

8.点击界面右侧的调试选项进行调试，点击界面中的文件夹图标来选择文件夹
放置调试输出。

需要注意的是在调试过程中会输出转换各个阶段中生成的中
转html，这个html可作为手动编辑转换的起点。

9.调试完成没有什么问题后就可以点击界面右侧的PDF输出选项，进入该界面，
可以设置一些智障的大小、字体大小、颜色等选项，选择完成后就点击确定
进行转换了。

按照以上步骤操作后，您就可以成功使用calibre进行电子书转换了。

Calibre_使⽤如何在Cadence 环境⾥简单的使⽤Calibre⼀、在Cadence 环境⾥调⽤Calibre1、在.cdsinit ⾥加上 load(“/usr/calibre/mgc_skl.skl”),这个.skl ⽂件就是Mentor 公司提供的skill ⽂件。

2、在启动icfb &的路径下 module add calibre3、启动icfb &后，打开⼀个版图检查⼀下顶端的Menu ⾥有没⼀个Calibre 的菜单。

如果有则表⽰可以在当前环境下使⽤Calibre 了，这个菜单⾥有DRC 、LVS 、XRC 、RVE 等命令。

4、看书可以⽤mgcdocs &命令，下⾯有Clibre 的参考⼿册。

⼆、⼏个有⽤的缩写1、 SVRF---Standard Verification Rule Format （标准的检查⽂件）2、 RVE---Results Viewing Environment(显⽰结果⽤的环境窗⼝)3、 SVDB---Standard Verification Database (LVS results)4、 DRC---Design Rule Checking5、 LVS---Layout Versus Schematic6、 ERC---Electrical Rule Checking 三、⼀个简单的DRC 流程2、⼀个DRC 实例（1）打开⼀个版图，在Calibre 菜单下点出 RUN DRC 命令。

（2）Cancel 掉Load Runset File 命令窗⼝，Runset File是RUN DRC时需要填⼊的⼀些设置，⽅便于下次RUN。

第⼀次由于没有，所以就Cancel。

等第⼀次RUN完后，可以将填⼊的设置存成⼀个Runset File。

再RUN DRC时，可以将这个Runset File Load 进来。

（3）上⾯的窗⼝中，可以看到 Rules 与 Inputs 两个命令是红⾊的，表⽰RUN DRCDRC－可以帮（4）点击Inputs 命令，在Layout命令⾏⾥输⼊你要检查的版图的GDS，假如你已经把当前版图输出GDS了，可以输⼊已经⽣成的GDS。

calibre自带v2lvs命令使用指南发表于13 天前⁄系统工具⁄暂无评论⁄被围观208 views+做为现今流行的深亚微米集成电路物理验证工具，calibre 有其强大的功能，其v2lvs命令能够方便的把verilog格式网表转为spice格式网表，对于IC后端的工程师来说是非常有用，且有必要掌握的。

命令：v2lvs可用参数：[-l verilog_lib_file] [-lsp spice_library_file] [-lsr spice_library_file] [-s spice_library_file] [-s0 groundnet] [-s1 powernet] [-sk] [-p prefix] [-w warning_level] [-a array_delimiters] [-c char1[char2]] [-u unnamed_pin_prefix] [-t svdb_dir] [-addpin pin_name] [-b] [-n] [-i] [-e] [-h] [-cb][-ictrace] 参数介绍：··-v verilog_design_fileSpecifies the filename of the input Verilog structural netlist.·-o output_spice_fileSpecifies where to place the output LVS SPICE netlist. Default is standard out. ·-l verilog_lib_fileSpecifies the location of the Verilog primitive library file. It is not translated. ·-lsp spice_library_fileSpecifies SPICE library file name using pin mode. The SPICE file is parsed for interface configurations. Pins with pin select ([ ]) annotation are kept as individual pins using escaped identifiers.·-lsr spice_library_fileSpecifies SPICE library file name using range mode. The SPICE file is parsed for interface configurations. Pins with pin select ([ ]) annotation are assembled into Verilog ranges.·-s spice_library_fileSpecifies that the -o output file have a .INCLUDE statement placed at the beginning that points to the SPICE library file.·-s0 groundnetSpecifies the default net name for mapping to pin connections with a value of zero (0). Outputs the specified names in place of Verilog supply0 nets and generates .GLOBAL declarations in the output netlist.·-s1 powernetSpecifies the default net name for mapping to pin connections with a value of one (1). Outputs the specified names in place of Verilog supply1 nets and generates .GLOBAL declarations in the output netlist.·-skSpecifies that Verilog supply0 and supply1 nets are not connected to the global power and ground nets.·-p prefixAdds prefix to Verilog gate level primitive cells.·-w warning_levelControls the amount of warning message output. Possible level choices are:0 Selects to output no warning messages.1 Selects to output warning messages for skipped blocks and modules only.2 Selects to output level 1 and calls to undeclared modules and pin arrays with widths wider than ports. This is the default.3 Selects to output level 2 and called port array mismatches and unsupported compiler directives.4 Selects output level 3 plus all ignored constructs.·-a array_delimitersChanges the array delimiter characters. The default is [ ].·-c char1[char2]Sets the substitution characters for escaped identifier characters illegal in SPICE. char1 replaces $, comma, (, ), and =. char2 replaces /. No space is needed between the two user-supplied arguments.·-u unnamed_pin_prefixSpecifies a prefix to add to unnamed pin connections in module instantiations. ·-t svdb_dirAdds source netlist pin direction information to the SVDB. This is used in Calibre xRC.·-addpin pin_name。