当前位置：文档之家 › 2.8086系统结构

2.8086系统结构

  • 格式：ppt
  • 大小：1.83 MB
  • 文档页数：10

下载文档原格式

  / 10

合集下载

2 8086内部结构

2 8086内部结构


不可屏蔽中断请求，输入、上升沿有效。
有效时，表示外界向CPU申请不可屏蔽中断。

2. 读写控制信号（续2）
WR（Write）

写控制，输出、三态、低电平有效
有效时，表示CPU正在写出数据给存储器或 I/O端口 读控制，输出、三态、低电平有效
有效时，表示CPU正在从存储器或I/O端口读 入数据
RD（Read）


2. 读写控制信号（续3） READY


存储器或I/O口就绪，输入、高电平有效
物理地址：存储器的绝对地址也称实地址。 逻辑地址：程序中使用的地址。 物理地址＝段地址＋EA(有效地址） 段地址＝（段寄存器）×16
EA＝偏移地址 / [基址]＋[变址]＋[位移量]
物理地址
段寄存器 1000 10000H
段基址
EA=1000H
11000H 位移量 disp 11002H
例： （DS）=1000H, EA＝1200H 物理地址＝（段寄存器）×16＋EA
数据寄存器
可用来存放16位的数据或地址，也可把他们 作为8位寄存器来使用，即把每个16位的通 用寄存器分成高8位（AL,BL,CL,DL）低8 位(AH,BH,CH,DH) 8位寄存器只能存数据，不能存地址。
AX（Accumulator Register,累加器）:一般用来 存放参加运算的数据和结果，在乘除法运算，I/O 操作,BCD数运算中还有不可代替的作用 BX：(Base Register,基址寄存器)除可作为数据 寄存器外，还可存放内存的逻辑偏移地址，而 AX.CX,DX则不能 CX：（Counter数据寄存器）它既可作为数据寄 存器，又可在串指令和位移指令中作为计数用 DX：（Data Register,数据寄存器）除可作为通 用数据寄存器外，还在乘除法运算，带符号数的扩 展指令中有特殊用途

第2章-8086微处理器及其体系结构

第2章-8086微处理器及其体系结构

执行部件EU功能： 从BIU的指令队列中取 出码规指令向储写执1（用状数部A执6指器定令所B器操行寄态据件位LI行U令译的所需或作U部存标暂的的发）部代码全得的I。，/件器志存控算O出件8部数码后结E，寄寄制接术个命中一U功据，执果存存电口逻1经令包个能，行或6器器路进辑位都指，含1。指执，和。对行单6的由令执一一令行位执存读元通译行E个个所 指的行U/
2.2.2 8086微处理器内部结构组成
总线接口部件BIU 内部设有四个16位段地 址寄存器：代码段寄存 器CS、数据段寄存器 DS、堆栈段寄存器SS 和附加段寄存器ES，一 总根负或个I缓器P线 据 责 I/O，和1冲接执完6一设器总位口行成个备，线指部部C62之控P令字0件件间U位制指节BE与的地电UI针指U存数的址路功寄令储据请加。能存队器传求法：器列， 送。
物理地址：就是存储器的实际地址，它是指CPU和存储器进行数据 交换时所使用的地址（20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分 组成（16位）。逻辑地址的表示形式为“段地址∶偏移地址”。
段基地址：把段的起始单元的物理地址除以16的结果为段地址，段 的起始单元的物理地址为16的整数倍，即：XXXX0H
DF—方向标志位，若该位置1，则串操作指令的地址修 改为自动减量方向，反之，为自动增量方向。
3.段寄存器
8086CPU共有4个16位的段寄存器，用来存放每一 个逻辑段的段起始地址。
（1）代码段寄存器CS （3）堆栈段寄存器SS
（2）数据段寄存器DS （4）附加段寄存器ES
这些段寄存器的内容与有效的地址偏移量一起，可确 定内存的物理地址。
只晶体管；
使用单一的+5V电源，40条引脚双列直插式封装； 时钟频率为5MHz~10MHz，基本指令执行时间为.3ms~0.6ms 16根数据线和20根地址线，可寻址的地址空间达1MB 8086可以和浮点运算器、I/O处理器或其他处理器组成多处

第二章 8086体系结构

第二章 8086体系结构

8086微处理器概览
标志位寄存器（FR） • 16位标志位寄存器FR，共有9个
标志位。其中6个是状态标志位， 3个是控制标志位，用于反映 CPU运行过程中的某些状态特征。
标志位寄存器
3、标志寄存器FR
标志寄存器FR中共有9个标志位，可分成两类： ➢状态标志 表示运算结果的特征，它们是 CF、PF、AF、 ZF、SF和OF ➢控制标志 控制CPU的操作，它们是IF、DF和TF。
IP ：BIU要取指令的地址。
IP
三、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
1、 8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生(MN/MX=1)。
最大模式：系统中可包含一个以上的处理器，比如包含协处 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成(MN/MX=0)。
三总线结构 数据线DB 地址线AB 控制线CB
微机的三总线结构
➢ 最小模式下的引脚说明
（ 1 ） AD15 ～ AD0 (Address Data Bus)：
堆栈指针用于存放栈顶的逻辑偏移地 址，隐含的逻辑段地址在SS寄存器中。
寄存器的特殊用途和隐含性质
在指令中没有明显的标出，而这些寄存器参 加操作，称之为“隐含寻址”。
具体的：在某类指令中，某些通用寄存器有指 定的特殊用法，编程时需遵循这些规定，将某些 特殊数据放在特定的寄存器中，这样才能正确的 执行这些指令。采用“隐含”的方式，能有效地 缩短指令代码的长度。

第二章 8086微处理器

第二章 8086微处理器

第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。

2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。

3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。

难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。

学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。

2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。

第二章 8086系统结构

第二章 8086系统结构
(2) BIU提供了16位双向数据总线和20位地址总线 (3) BIU的组成 16位段地址寄存器
16位指令指针寄存器 20位物理地址加法器 6字节指令队列 总线控制逻辑 （4） BIU的基本工作原理 （*）
安徽建筑大学电子与信息学院
• 16位段地址寄存器： CS------代码段寄存器 DS------数据段寄存器 ES------附加段寄存器 SS------堆栈段寄存器
34000H + 00C5H ---------------
340C5H 4.指令指针寄存器IP
IP由BIU自动将其修改
安徽建筑大学电子与信息学院
5.标志寄存器PSW
15
11 10 9 8 7 6
4
2
0
OF DF IF TF SF ZF
AF
PF
CF
(1)CF ----进位标志位，运算中最高位有进位为1，无进位为0 (2)PF ----奇偶校验位，运算结果低8位有偶数个1为1，奇数个为0 (3)AF ----辅助进位标志位，低4位向高4位有进位为1，无进位为0 (4)ZF ----全零标志位，运算结果为0， ZF=1；否则 ZF=0 (5)SF ----符号标志位，运算结果为负数时为1，否则为0 (6)OF ----溢出标志位，运算结果溢出为1，否则为0
在字符串运算指令中作源变址寄存器
SI
在间接目的变址寄存器
DI
在间接寻址中作变址寄存器
BP 在间接寻址中作基址指针 SP 在堆栈操作中作堆栈指针
安徽建筑大学电子与信息学院
1. 数据通用寄存器
15 8 7
0
15
AX AH
AL 累加器
CS
BX BH
BL 基址寄存器

微机原理课件第二章8086系统结构

微机原理课件第二章8086系统结构
程序转移指令
介绍8086处理器的程序转移指令，包括无条 件跳转和条件跳转等操作。
8086中断处理
硬件中断
解释硬件中断的工作原理和处 理过程，以及8086处理器与外 部设备之间的中断信号传递。
软件中断
了解软件中断的使用方法和处 理过程，以及如何在程序中触 发软件中断。
异常中断
探索异常中断的发生原因和处 理机制，以及在运行过程中如 何处理异常中断。
3
总线周期和总线控制信号
介绍8086系统的总线周期和各种总线控制信号的含义和作用。
8086寄存器结构
1 通用寄存器
2 段寄存器
了解8086处理器的通用寄存器，包括数据 寄存器、指令寄存器和堆栈指针寄存器。
探索8086处理器的段寄存器，包括代码段 寄存器、数据段寄存器和堆栈段寄存器。
3 指令指针寄存器
4 标志寄存器
了解8086处理器的指令处理器的标志寄存器，包括各个 标志位的含义和影响。
8086系统工作模式
实模式
保护模式
虚拟8086模式
详细介绍8086处理器的实模式， 了解8086处理器的保护模式， 包括内存寻址方式和运行特点。 包括内存管理机制和特权级别。
8086系统结构
本课件介绍了8086微处理器的系统结构，包括处理器的基本特点、逻辑结构、 功能模块、与外部设备的接口与控制，以及与存储器的接口与控制。
8086系统总线结构
1
物理地址与逻辑地址转换
解释如何将物理地址转换为逻辑地址，并且了解逻辑地址和物理地址之间的关系。
2
地址线和数据线
探索8086系统的地址线和数据线的数量、作用和连接方式。
2 寄存器观察
探索如何使用单步执行技术来逐条执行和 调试程序。

微机原理 第2章_8086系统结构


8086 CPU的引脚及其功能

8086 CPU的两种工作模式


最小模式：用于单机系统，系统所需要的控 制信号由8086直接提供，MN/MX=1，CPU 工作于最小模式 最大模式：用于多处理机系统，系统所需的 控制信号由总线控制器8288提供， MN/MX=0，CPU工作于最大模式

8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式：
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志




状态标志用来记录程序中运行结果的状态信息，它们根据有关指 令的运行结果由CPU自动设置，这些状态信息往往作为后续条件 转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范 围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算 从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借 位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情 况提供检验条件，当结果操作数中低8位中1的个数为偶数时PF=1， 否则PF=0

2.第二章 8086系统结构


总线接口部件BIU SI:（Source Index）：SI含有源地址意思,产 生有效地址或实际地址的偏移量。 总线接口部件BIU内部设 有四个16位段地址寄存器： DI:（Destination Index）：DI含有目的意思, 代码段寄存器CS、数据段寄 产生有效地址或实际地址的偏移量。 存器DS、堆栈段寄存器SS和 播 音 附加段寄存器ES，一个16位 ： 指令指针寄存器IP，一个6字 16位字利用了9位。 标志分两类： 节指令队列缓冲器，20位地 状态标志（6位）:反映刚刚完成的操作结果情况。 址加法器和总线控制电路。
志(结果低8 CLC(复位)， 位1的个数 CMC(求反)。 为偶数 PF=1) 。
15
14
13
12
11
10
9
8
3
2
1
0
OF DF IF TF
SF ZF
AF
PF
CF
DF：方向标志 .DF=1使串 操作按减地址进行,DF=0按 增地址进行。指令： CLD(复位), STD(置位).
TF：陷阱标志或单步操作标志 IF：中断允许 标志 图 2-6 8086CPU标志寄存器 目录
通用寄存器（数据寄存器） ： AX 累加器 BX 基址寄存器 CX 计数寄存器 DX 数据寄存器
SP BP SI DI
IP
地址指针和变址寄存器： SP 堆栈指针寄存器 BP 基址指针寄存器 SI 源变址寄存器 控制寄存器: DI 目的变址寄存器 IP 指令指针寄存器
FLAGS
CS DS SS ES
段寄存器: CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器
EU 总线 忙
执行1 忙
执行2 忙

8086系统结构


用 变址寄存器 寄
DI
目的变址寄存器 Destination Index
存
BP
基址指针寄存器 Base Pointer
器
指针寄存器
寄
SP
堆栈指针寄存器 Stack Pointer
存
DS
数据段寄存器Data Segment
器
ES
附加段寄存器Extra Segment
组
SS
堆栈段寄存器Stack Segment
（b）从奇地址开始读一个字节
若字单元地址从偶地 址开始，读写一个字
只需访问一次存储器
若字单元地址从奇地 址开始，读写一个字
需访问两次存储器
10000 00 11
10002 22 33
33 22
（c）从偶地址开始读一个字
10000 00 10001 11
22 33
22 11
（d）从奇地址开始读一个字
• 即：物理地址=段基址×16+偏移地址。
放在段寄存器中的 地址（CS、DS、ES、 SS）
从段地址开始的相对偏 移位置（放在指令指针 寄存器IP、16位通用寄
存器中）
u 物理地址的实现：
• 用BIU中的地址加法器来实现逻辑地址到物理地址的转换； • CPU访问内存时，段寄存器的内容(段基址)自动左移4位(二进
•
容量小；
u 8086CPU内部有4组16位寄存器（P24 图2-2 ）。
8086CPU
AH AL AX 累加器 Accumulator
BH BL BX 基数寄存器Base CH CL CX 计数寄存器Count
数据寄存器
DH DL DX 数据寄存器Data

微机系统与接口技术_ 8086系统结构_

第2章8086系统结构2.1 8086 CPU内部结构2.2 8086 内部寄存器结构2.3 8086 系统存储器组织2.4 8086 CPU外部特性2.5 8086 CPU操作时序2.1 8086 CPU内部结构8086 CPU概况8086CPU 主频最大为8MHz，具有16位数据总线，20位地址总线，内存寻址能力为1MB采用双列直插封装的8086 CPU有40根管脚在中断管理方面，8086 CPU 可处理内部软件中断和外部中断，中断源可达256个8086 CPU 内部有14个16位寄存器，包括4个段地址寄存器，8个通用寄存器，1个标志寄存器,1个指令指针寄存器支持x86指令集的汇编程序运行模式2.1 8086 CPU 内部结构✓算术逻辑运算单元(ALU)、✓标志寄存器FR 、✓通用寄存器组✓EU 控制器指令执行部件(EU)组成指令执行部件(EU) 总线接口部件(BIU)8086CPU 由两部分组成✓指令译码✓执行指令-在ALU 中完成✓暂存中间运算结果-通用R✓保存运算结果特征-FLAG指令执行部件(EU)功能CPU 部件-总线接口单元总线接口单元(BIU)组成：✓地址加法器✓专用寄存器组✓指令队列✓总线控制电路总线接口单元(BIU)功能：✓形成访问存储器的物理地址，取出指令，暂存到指令队列中等待执行✓访问存储器或I／O端口-读取操作数✓执行转移指令，并取新指令CPU内指令执行过程取指令：CPU的控制器从内存读取一条指令并放入指令寄存器指令译码：指令寄存器中的指令经过译码，决定该指令应进行何种操作(就是指令里的操作码)、操作数在哪里(操作数的地址)。

执行指令，分两个阶段：取操作数和运算。

修改指令计数器，决定下一条指令的地址。

程序指令执行过程 1 控制单元将指令计数器里的指令地址送到地址总线2 在内存中读取指令，CPU将读到的指令进行译码-指令寄存器3 对于执行指令过程中所需要用到的数据，CPU将数据地址也送到地址总线4 CPU把数据读到CPU的内部寄存器暂存，命令运算单元对数据进行加工处理1+修改指令计数器地址，执行下一条指令。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例 EU执行以下指令: MOV AL，5CH ADD AL，[100H] 执行的操作为: 将16进制数5CH送到 8位寄存器AL中, 将 AL中的值(5CH)与存 储器数据段中偏移量 为100的数据相加,结 果存入AL中。
内存储器 内存储器 （程序段） （数据段） 地址 内容 地址 内容
1000H 1001H 1002H 1003H 1004H 1005H B0H 5CH 02H 06H 00H 01H
暂存器
ALU ALU
标志寄存器
E U 控 8位队 制 列总线 器
读入指令操作码B0H 读入操作数5CH 读入指令操作码02H 和06H 读入偏移地址100H
2)总线接口部件BIU
段寄存器（CS，DS，SS和ES）
指令指针（IP） 总线接口部件 BIU
指令队列缓冲器（6个字节） 地址产生器（产生20位地址 总线控制逻辑
4)8086的标志寄存器
8086CPU中标志寄存器有9个标志位， 其中6个状态标志位，3个控制标志位 状态标志有: CF:进位标志位 PF:奇偶位 AF:辅助进位位 ZF:零标志位， SF:符号标志位 OF:溢出位
(1)进位标志位（CF）
进位标志CF： CF=1时，表明指令执行后的结果在最高位(字节操作时的 D7位，字操作时的D15位)上产生了一个进位或借位；
15 14 13 12 11 10 9 8 7 6 5 4 AF 3 2 PF 1 0 CF
FLAG
OF 例：MOV AL, 2 ADD AL, 1
SF ZF
执行后，PF位为1
例：2个数相加后，分析各标志位的值
0 1 0 1 1 0 1 0 0 0 0 1 1 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1
执行单元EU
通用寄存器
EU 控制器（暂存器）
* 这些寄存器不与外部总线相连
(1)执行部件EU组成
通用寄存器
AX BX CX DX AH BH CH DH SP BP DI SI AL BL CL DL 执 行 部 件 EU
暂存器
ALU
标志寄存器
E U 控 8位队 制 列总线 器
(2)执行部件工作流程
20位地 址总线
总
线
CS DS SS ES
IP 暂存器
内部总线16位 E 指令队列 U 控 8位队 1 2 3 4 5 6 制 列总线 8088 8086 器
16 位 数 据 总 线
控
制
暂存器
ALU
标志寄存器
总 逻 线 辑
8086
1）执行部件EU
算术/逻辑单元（ALU） 运算寄存器（暂存器）
标志寄存器
通用寄存器
AX BX CX DX AH BH CH DH SP BP DI SI AL AL BL CL DL 执 行 部 件 EU
EU完成操作： 1)取指令控制和时序 控制 2）ALU完成各种算术 和逻辑运算
将数据地址偏移量交给BIU 存储器中数据由BIU读 入
2000H B0H … … 2100H 10H 2101H 11H … …
指令队列中排队
减少了CPU取指所需的等待时间
3）指令的执行过程：
从存储器中取出一条指令（用总线） 译码（分析指令） 从存储器中读取操作数（用总线） 执行指令 将结果存到存储器（用总线） 重复以上过程 由此可见，总线是信息传输中最忙的信号线
8080CPU取指令与执行指令时序--串行工作
间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为源变 址寄存器
在间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为目 的变址寄存器
3)8086的指令指针（IP，16位）
这个寄存器中的值总是指向下一次所要取 出的指令的地址偏移量
程序不能直接对它进行修改
在程序运行的过程中，CPU会自动修改其中 的值。
MOV AL，5CH ADD AL，2EH
内存储器 地址 内容
B0H 5CH 程 04H 序 2EH 段 … … 2000H B0H 数 … … 据 2100H 10H 段 2101H 11H … … 1000H 1001H 1002H 1003H
执 行 部 件 EU
总 线 接 口 部 件 BIU
地址加法器
+
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
1
0
运算结果最高位为1
运算结果本身≠0
∴SF=1；
∴ZF=0；
低8位中1的个数为偶数个 ∴PF=1； 最高位没有进位 D3向D4有进位 ∴CF=0； ∴AF=1；
次高位向最高位有进位 ，最高位向前没有进位，∴OF=1
例：2个数相减后，分析各标志位的值
(4)符号标志位（SF）
符号标志位SF：它的值与运算结果的最高位相 同。SF=1表示运算结果为负数； SF=0表示运 算结果为正数。
15 14 13 12 11 10 9 8 7 6 5 4 AF 3 2 1 0 CF
FLAG
OF
SF ZF
(5)溢出控制标志位（OF）
溢出标志位OF：当OF=1时，表示有符号数做算术运算 时产生了算术溢出。所谓算术溢出是指算术运算的结 果超出了机器所能表达的数的范围。(-128~127,32768~32767) 15 14 13 12 11 10 9 8 7 6 5 4 AF 3 2 1 0 CF
ADD AL,[100H] …
1000H 1001H 1002H 1003H 1004H 1005H B0H 5CH 02H 06H 00H 01H
20位地址总线 (物理地址) 总 线 接 口 部 件 BIU
地址加法器
总
8086
16 位 数 据 总 线
CS DS SS ES
IP 暂存器
线
控
总 线
CS=0100H IP=0000H
CF=0时，则无进位或借位产生。 该标志主要用于多字节数的加减法运算。 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 CF 例如： MOV AL, 3; SUB AL, 4; 执行后，CF＝1。
FLAG
(2)辅助进位标志位（AF）
辅助进位标志位AF：对于8位的运算而言，AF=1表示在 低位数的第4位上产生了一个进位或借位信号；AF=0时 表示此位上无进位或借位产生。
3、8086CPU寄存器
15 8 7 0 AX AH AL 累加器 BX BH BL 基址寄存器 CX CH CL 计数寄存器 DX DH DL 数据寄存器 SP 堆栈指针 BP 基址指针 SI 源变址指针 DI 目的变址指针 IP 指令指针 （9个标志位） FLAG 标志寄存器 CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器
指令队列
数 制 地 址 据 总 逻 线 辑
123456
8088 8086 指令代码
(3)BIU完成的操作
队列中空出两个字节，自动从存储器中取出指
令放在指令队列中（可存放最长指令为6字节）
指令执行时所需操作数也由BIU取出，送EU 取指和执行指令是分开的 在执行一条指令的同时，可取下一条指令放在
FLAG
OF
D7D6…D0
加法:次高位向最高(符号)位进位,最高位向前无进位(++) 次高位向最高(符号)位无进位,最高位向前进位(--) 减法:最高(符号)位向前借位,次高位向最高位无借位(+-) 最高(符号)位向前无借位,次高位向最高位借位(-+)
(6)奇偶标志位（PF）
奇偶标志位PF： PF=1表示指令执行的结果中含偶数个1； PF=0表示运算结果中含奇数个1。 这个标志位可用来检查在数据传送过程中是否 发生错误。
第二章 8086微型计算机 体系结构
8086CPU的结构 8086 的 存 储 器 组织 8086总线操作及时序
2.1、 8086 CPU的结构
1、基本介绍 8086是单片集成电路，内部由执行单元EU和总线接
口单元BIU组成
数据总线（D0~D15）和内部结构都是16位的 能处理16位数据，也能处理8位数据 地址总线（A0~A19）是20位的，直接寻址能力达1M
(1)总线接口部件 BIU的组成
总 线 接 口 部 件 BIU
地址加法器
20位地 址总线 16 位 数 据 总 线
总 8086 线 控 制 逻 总 线
CS DS SS ES
IP 暂存器
指令队列
123456
8088 8086
辑
(2)总线接口部件的操作--读指令
CPU的取指过程:
当指令队列有2个或 2个以上的字节空余 时,BIU自动读指令, 存入指令队列。 内存储器 （程序段） 指令 地址 内容 MOV AL，5CH
BX CX
CL DX BP SP SI DI
在间接寻址中作为基址寄存器和变址寄存器 在循环程序中，作循环次数计数器
在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄存器 （指令执行后，（CL）不变） I/O指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加器 （当乘积或被除数为32位时，存放高16位数） 在间接寻址中，作为基址寄存器 在堆栈操作中，作为堆栈指针
15 14 13 12 11 10 9
8
7
6
5
4 AF
3
2
10 CFຫໍສະໝຸດ FLAG(3)零标志位（ZF）
零标志位ZF：ZF=1表示运算结果为零；ZF=0 表示运算结果不为零。
15 14 13 12 11 10 9 8 7 6 ZF 5 4 3 2 1 0