基于DDS_PLL技术频率合成器的设计与实现
- 格式：pdf
- 大小：715.23 KB
- 文档页数：5
下载文档原格式
合集下载
基于DDS+PLL技术频率合成器的设计与实现
Ｃｈ ｎ Ｋｅ ＹｅＪａ ｆ ｎ Ｍ ａＳ ｎ ａ ｅ ｉｎ ａ ｇ ａｈｎ
．
（ ｌ ｇ ｆＩ ｆ ｒ ｔ ｎ Ｓ ｉｎ ｅ ａ ｄ Ｔｅ ｈ ｏ ｏ ｙ Ｃｏ ｌ ｅｏ ｎ ｏ ｍａ ｉ ｃｅ ｃ ｎ ｃ ｎ ｌｇ ，Ｄｏ ｇ ｕ ｉ ｅ ｓｔ ，Ｓ ａ ｇ ａ ０ ６ ０，Ｃｈ ｎ ） ｅ ｏ ｎ ｈ ａＵｎ ｖ ｒ ｉ ｙ ｈｎｈｉ １２ ２ ｉ ａ Ａｂ ｔａ ｔ ｓ ｒ ｃ ：Ａ ｒ ｑ ｅ ｙ ｓ ｎ ｈ ｓｚ ｒｂ ｓ ｄ ｏ ｆ ｅ ｕ ｎｃ ｙ ｔ ｅ ｉｅ ａ ｅ ｎ ＤＤＳ＋ Ｐ ＬＬ ｒ ｍ ｅ ｒ ｒ ｓ ｎ ｅ ｆ ａ ｗｏ ｋ ｉ ｐ ｅ ｅ ｔ ｄ，ａ ｄ ｉｓ ｂ ｓ ｃｐ ｉ ｃｐ ｅ ｎ ｅ ｈ ｏ ｏ ｉａ ｓ ｎ ｔ ａ ｉ ｒｎ ｉ ｌ ｓ ａ ｄ ｔ ｃ ｎ ｌ ｇ ｃ ｌ ａ ｖ ｎ ａ ｅ ｒ ｅ ｃ ｉ ｅ ｅ ａ ｌ ｓｗｅ １ Ａ ｃ ｏ ｄ ｎ ｏ ｔ ｅ ｒ ｑ ｉｅ ｎ ｆＧＳ 一 ９ ０ ｓ ｓ ｅ ， ｈ ｓｐ ｐ ｒｐ ｏ ｏ ｅ ａ ｄ ｄ ａ ｔ ｇ ｓ ａ ｅｄ ｓ ｒｂ ｄ ｉ ｄ ｔ ｉ ａ ｌ． ｃ ｒ ｉ ｇ ｔ ｈ ｅ ｕ ｒ ｍｅ ｔｏ Ｍ １ ０ ｙ ｔ ｍ ｔ ｉ ａ ｅ ｒ ｐ ｓ ｓａ ｈ ｒ — ｎ ｗａ ｅ ｄ ｓｇ ｆａ ｆ ｅ ｕ ｎ ｙ ｓ ｎ ｈｅ ｉｅ ｓｎ ｒ ｅ ｉ ｎ ｏ ｒ ｑ ｅ ｃ ｙ ｔ ｓｚ ｒ ｕ ｉ ｇ ＤＤＳ ａ ｄ ＰＬＬ ｅ ｈ ｏ ｏ ｙ Ｂｙ ｔ ｅ ａ ｄ ｏ ｎ ｔ ｃ ｎ ｌ ｇ ． ｈ ｉ ｆＥＤＡ ｏ ｔ ｒ ｓ ｆ ｗａ ｅ ＡＤＳ ａ ｄ ＡＤＩ ｉ — ｎ Ｓｍ ＰＬＬ，ｐ ｒ ｍｅ ｅ ｓｏ ｅ ｄ ｌ ｓ ａ ｅｄ ｔ ｒ ｉ ｅ ．Ｂａ ｅ ｎ ｔ ｅ ｏ ｔ ｏ ｅｏ ｉ ｕ ａ ｉ ｎ ａ ｄ ａ ａ ｙ ｉ ，ｔ ｅ ｆ ｅ ｕ ｎ ｙ ｓ ｎ ｈｅ ａａ ｔ ｒ ｆｋ ｙ ｍｏ ｕ ｅ ｒ ｅ ｅ ｍ ｎ ｄ ｓ ｄ ｏ ｈ ｕ ｃ ｍ ｆｓｍ ｌｔｏ ｎ ｎ ｌ ｓｓ ｈ ｒ ｑ ｅ ｃ ｙ ｔ — ｓｚ ｒ ｈ ｓ ｂ ｅ ｍｐ ｅ ｅ ｔ ｄ ｗｉｈ ＤＤＳ ｃ ｉ ｉｅ ａ ｅ ｎ ｉ ｌ ｍ ｎ ｅ ｔ ｈ ｐ ＡＤ９ ５ ｎ ａ ｅ ｌ ｃ ｈ ｐ ＡＤＦ４ １ ． ｓ ｅ ｕ ｔ ｓ ｏ ｔ ａ ｈ ｒ ｑ ｎ ｙ ８ １ ａ ｄ Ｐｈ ｓ —ｏ ｋ ｃ ｉ １ ３ Ｔｅ ｔｒ ｓ ｌ ｈ ｗ ｈ ｔ ｔ ｅ ｆ ｅ ｕｅ ｃ
．
（ ｌ ｇ ｆＩ ｆ ｒ ｔ ｎ Ｓ ｉｎ ｅ ａ ｄ Ｔｅ ｈ ｏ ｏ ｙ Ｃｏ ｌ ｅｏ ｎ ｏ ｍａ ｉ ｃｅ ｃ ｎ ｃ ｎ ｌｇ ，Ｄｏ ｇ ｕ ｉ ｅ ｓｔ ，Ｓ ａ ｇ ａ ０ ６ ０，Ｃｈ ｎ ） ｅ ｏ ｎ ｈ ａＵｎ ｖ ｒ ｉ ｙ ｈｎｈｉ １２ ２ ｉ ａ Ａｂ ｔａ ｔ ｓ ｒ ｃ ：Ａ ｒ ｑ ｅ ｙ ｓ ｎ ｈ ｓｚ ｒｂ ｓ ｄ ｏ ｆ ｅ ｕ ｎｃ ｙ ｔ ｅ ｉｅ ａ ｅ ｎ ＤＤＳ＋ Ｐ ＬＬ ｒ ｍ ｅ ｒ ｒ ｓ ｎ ｅ ｆ ａ ｗｏ ｋ ｉ ｐ ｅ ｅ ｔ ｄ，ａ ｄ ｉｓ ｂ ｓ ｃｐ ｉ ｃｐ ｅ ｎ ｅ ｈ ｏ ｏ ｉａ ｓ ｎ ｔ ａ ｉ ｒｎ ｉ ｌ ｓ ａ ｄ ｔ ｃ ｎ ｌ ｇ ｃ ｌ ａ ｖ ｎ ａ ｅ ｒ ｅ ｃ ｉ ｅ ｅ ａ ｌ ｓｗｅ １ Ａ ｃ ｏ ｄ ｎ ｏ ｔ ｅ ｒ ｑ ｉｅ ｎ ｆＧＳ 一 ９ ０ ｓ ｓ ｅ ， ｈ ｓｐ ｐ ｒｐ ｏ ｏ ｅ ａ ｄ ｄ ａ ｔ ｇ ｓ ａ ｅｄ ｓ ｒｂ ｄ ｉ ｄ ｔ ｉ ａ ｌ． ｃ ｒ ｉ ｇ ｔ ｈ ｅ ｕ ｒ ｍｅ ｔｏ Ｍ １ ０ ｙ ｔ ｍ ｔ ｉ ａ ｅ ｒ ｐ ｓ ｓａ ｈ ｒ — ｎ ｗａ ｅ ｄ ｓｇ ｆａ ｆ ｅ ｕ ｎ ｙ ｓ ｎ ｈｅ ｉｅ ｓｎ ｒ ｅ ｉ ｎ ｏ ｒ ｑ ｅ ｃ ｙ ｔ ｓｚ ｒ ｕ ｉ ｇ ＤＤＳ ａ ｄ ＰＬＬ ｅ ｈ ｏ ｏ ｙ Ｂｙ ｔ ｅ ａ ｄ ｏ ｎ ｔ ｃ ｎ ｌ ｇ ． ｈ ｉ ｆＥＤＡ ｏ ｔ ｒ ｓ ｆ ｗａ ｅ ＡＤＳ ａ ｄ ＡＤＩ ｉ — ｎ Ｓｍ ＰＬＬ，ｐ ｒ ｍｅ ｅ ｓｏ ｅ ｄ ｌ ｓ ａ ｅｄ ｔ ｒ ｉ ｅ ．Ｂａ ｅ ｎ ｔ ｅ ｏ ｔ ｏ ｅｏ ｉ ｕ ａ ｉ ｎ ａ ｄ ａ ａ ｙ ｉ ，ｔ ｅ ｆ ｅ ｕ ｎ ｙ ｓ ｎ ｈｅ ａａ ｔ ｒ ｆｋ ｙ ｍｏ ｕ ｅ ｒ ｅ ｅ ｍ ｎ ｄ ｓ ｄ ｏ ｈ ｕ ｃ ｍ ｆｓｍ ｌｔｏ ｎ ｎ ｌ ｓｓ ｈ ｒ ｑ ｅ ｃ ｙ ｔ — ｓｚ ｒ ｈ ｓ ｂ ｅ ｍｐ ｅ ｅ ｔ ｄ ｗｉｈ ＤＤＳ ｃ ｉ ｉｅ ａ ｅ ｎ ｉ ｌ ｍ ｎ ｅ ｔ ｈ ｐ ＡＤ９ ５ ｎ ａ ｅ ｌ ｃ ｈ ｐ ＡＤＦ４ １ ． ｓ ｅ ｕ ｔ ｓ ｏ ｔ ａ ｈ ｒ ｑ ｎ ｙ ８ １ ａ ｄ Ｐｈ ｓ —ｏ ｋ ｃ ｉ １ ３ Ｔｅ ｔｒ ｓ ｌ ｈ ｗ ｈ ｔ ｔ ｅ ｆ ｅ ｕｅ ｃ
基于DDS和PLL的频率合成器的研制
4.要注意所选用的电子器件的一致性和可靠性。频率合成器中各电路之间耦合电容和滤波电容、放大器射级旁路电容等,由于质量原因,或因受潮原因,使得绝缘电阻明显降低,漏电流增大。这种不J下常的漏电流就是一种噪声源,它以各种方式调制到信号上,因此使频率合成器输出信号的质量变差。另外,在高低温试验的时候,各个器件的性能参数将会发生变化,从而使输出的频率不够准确,甚至出现失锁的现象。经验告诉我们,要注意电阻电容等器件的在各种条件下的工作参数,采用高质量的器件对低噪声的频率合成器是十分重要的。
(a)span=250KHz fb)span=10KHz
图4.14一波段70.955MHz频谱
Fi94.14the spectrum at70.955MHz in the fast band
(b)胛”2lO舭
(a)spa^:250KHz
图4.15一波段72.055Wlz频谱
Fi94.15the spectrum at72.055MI-tz in the first band
首先分析直接数字频率合成器(DDS)的基本结构、工作原理、杂散来源、输出频谱特性。然后介绍了锁相环(PLL)的基本结构、相位模型、频率响应、噪声及杂散性能。接着对DDS+PLL频率合成器常用组合方案进行了介绍,并对DDS+PLL系统的相位噪声、杂散、频率转换速度进行了分析。
DDS+PLL频率合成方法有很多优点。它可以将DDS的超高频率分辨率、高频率精确度、容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合。利用这一理论并结合系统要求的技术指标,选用了性能优良的DDS和PLL芯片,最终实现方案采用了DDS+PLL+混频+倍频等综合频率合成技术,有效的减小了环路N值,实现了宽带低相位噪声高分辨率频率合成器。分析了电路的主要组成单元,对重要的技术和电路单元作了详细说明,最后对电路进行了测试。
(a)span=250KHz fb)span=10KHz
图4.14一波段70.955MHz频谱
Fi94.14the spectrum at70.955MHz in the fast band
(b)胛”2lO舭
(a)spa^:250KHz
图4.15一波段72.055Wlz频谱
Fi94.15the spectrum at72.055MI-tz in the first band
首先分析直接数字频率合成器(DDS)的基本结构、工作原理、杂散来源、输出频谱特性。然后介绍了锁相环(PLL)的基本结构、相位模型、频率响应、噪声及杂散性能。接着对DDS+PLL频率合成器常用组合方案进行了介绍,并对DDS+PLL系统的相位噪声、杂散、频率转换速度进行了分析。
DDS+PLL频率合成方法有很多优点。它可以将DDS的超高频率分辨率、高频率精确度、容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合。利用这一理论并结合系统要求的技术指标,选用了性能优良的DDS和PLL芯片,最终实现方案采用了DDS+PLL+混频+倍频等综合频率合成技术,有效的减小了环路N值,实现了宽带低相位噪声高分辨率频率合成器。分析了电路的主要组成单元,对重要的技术和电路单元作了详细说明,最后对电路进行了测试。
《基于FPGA的PLL+DDS的频率合成器》范文
《基于FPGA的PLL+DDS的频率合成器》篇一一、引言随着电子技术的不断发展，频率合成器在通信、雷达、测距等众多领域扮演着越来越重要的角色。
为了满足日益增长的高频、高精度、高稳定性的需求，基于FPGA（现场可编程门阵列）的PLL（锁相环）+DDS（直接数字频率合成器）的频率合成器逐渐成为研究热点。
本文将详细介绍基于FPGA的PLL+DDS的频率合成器的设计原理、实现方法及其应用优势。
二、设计原理1. PLL原理PLL是一种闭环控制系统，通过比较输入信号与内部产生的参考信号的相位差，自动调整输出信号的相位和频率，使其与输入信号保持同步。
在频率合成器中，PLL用于提供稳定的参考频率。
2. DDS原理DDS是一种数字信号处理方法，通过将所需的信号进行数学运算后存储在数字存储器中，再由数模转换器（DAC）转换成实际模拟信号输出。
在频率合成器中，DDS主要用于实现宽范围的频率变化。
3. FPGA的作用FPGA具有高度的可编程性和并行处理能力，可以实现对PLL和DDS的控制和优化。
通过FPGA，可以实现对频率合成器的快速配置和灵活调整，以满足不同应用的需求。
三、实现方法1. 硬件设计基于FPGA的PLL+DDS的频率合成器硬件设计主要包括FPGA芯片、PLL模块、DDS模块、数模转换器（DAC）等部分。
其中，FPGA芯片负责整个系统的控制和数据处理；PLL模块提供稳定的参考频率；DDS模块实现宽范围的频率变化；DAC将数字信号转换成实际模拟信号输出。
2. 软件设计软件设计主要包括FPGA的编程和控制逻辑设计。
通过编写FPGA程序，实现对PLL和DDS的控制和优化，以及与外部设备的通信和数据传输。
此外，还需要进行算法设计和仿真验证，以确保系统的稳定性和可靠性。
四、应用优势1. 高精度和高稳定性基于FPGA的PLL+DDS的频率合成器具有高精度和高稳定性的特点，可以满足各种高精度应用的需求。
通过PLL和DDS 的结合，可以实现精确的频率控制和调整，同时通过FPGA的控制和优化，可以进一步提高系统的稳定性和可靠性。
《基于FPGA的PLL+DDS的频率合成器》范文
《基于FPGA的PLL+DDS的频率合成器》篇一一、引言随着通信技术的飞速发展，频率合成器作为电子系统中的关键部件，其性能和稳定性直接影响到整个系统的性能。
本文将详细介绍一种基于FPGA（现场可编程门阵列）的PLL（锁相环）+DDS（直接数字合成器）的频率合成器，并对其设计原理、实现方法及性能优势进行深入探讨。
二、PLL+DDS频率合成器的工作原理PLL+DDS频率合成器通过将PLL与DDS结合，利用两者的优势来达到高精度、高稳定性的频率输出。
PLL模块主要负责跟踪和生成参考频率，而DDS模块则能够快速生成多种频率的波形。
FPGA作为核心控制器，负责协调PLL和DDS模块的工作，实现频率的合成和输出。
三、设计实现1. 硬件设计在硬件设计方面，PLL+DDS频率合成器主要包含FPGA、PLL模块、DDS模块以及输出电路等部分。
其中，FPGA作为核心控制器，负责协调整个系统的运行。
PLL模块采用高精度的锁相环电路，以实现稳定的参考频率输出。
DDS模块则采用数字方式生成多种频率的波形。
2. 软件设计在软件设计方面，需要编写FPGA的程序代码来实现对PLL 和DDS模块的控制。
通过配置FPGA的IO口，实现对PLL和DDS模块的驱动和控制。
同时，还需要编写相应的算法程序，以实现频率的合成和输出。
四、性能优势基于FPGA的PLL+DDS频率合成器具有以下优势：1. 高精度：PLL和DDS的结合使得频率合成器具有高精度的频率输出。
2. 高稳定性：通过PLL模块的锁相环电路，可以实现稳定的参考频率输出，从而提高整个系统的稳定性。
3. 快速响应：DDS模块采用数字方式生成波形，具有快速响应的特点，可以快速调整输出频率。
4. 灵活性：FPGA的可编程性使得频率合成器具有很高的灵活性，可以方便地实现多种功能的扩展和升级。
五、应用领域基于FPGA的PLL+DDS频率合成器在通信、雷达、电子测量等领域具有广泛的应用。
例如，在通信系统中，它可以为基站提供稳定的射频信号；在雷达系统中，它可以为雷达提供精确的扫描频率；在电子测量领域，它可以用于信号源的生成和测试等。
《基于FPGA的PLL+DDS的频率合成器》范文
《基于FPGA的PLL+DDS的频率合成器》篇一一、引言随着现代电子技术的飞速发展，频率合成器作为电子系统中的关键部件，其性能的优劣直接影响到整个系统的稳定性和可靠性。
传统的频率合成器往往存在体积大、功耗高、灵活性差等问题。
因此，研究和开发新型的、高性能的频率合成器显得尤为重要。
本文将介绍一种基于FPGA的PLL+DDS的频率合成器，并对其原理、设计、实现及应用进行详细阐述。
二、PLL+DDS原理PLL（Phase-Locked Loop）即锁相环，是一种用于实现两个信号相位同步的电路。
DDS（Direct Digital Synthesizer）即直接数字合成器，是一种通过数字方式产生正弦波等信号的技术。
将PLL和DDS结合起来，可以实现高精度、高稳定性的频率合成。
在基于FPGA的PLL+DDS的频率合成器中，PLL负责跟踪输入信号的频率和相位，将其锁定在目标频率上。
DDS则通过数字方式产生所需的信号波形。
两者的结合，可以在保持高精度的同时，实现快速的频率切换和调节。
三、设计实现1. 硬件设计硬件设计主要包括FPGA芯片、PLL芯片、DDS芯片及其他辅助电路。
其中，FPGA芯片作为核心控制器，负责整个系统的协调和控制。
PLL芯片和DDS芯片分别负责实现锁相和数字波形产生功能。
2. 软件设计软件设计主要包括FPGA的程序设计。
程序设计需要实现对输入信号的采集、处理、控制等功能。
同时，还需要对PLL和DDS进行配置和控制，以实现所需的频率合成功能。
四、性能分析基于FPGA的PLL+DDS的频率合成器具有以下优点：1. 高精度：由于采用了PLL和DDS技术，可以实现高精度的频率合成。
2. 高稳定性：PLL的锁相功能可以保证输出信号的稳定性和一致性。
3. 灵活性好：通过FPGA的控制，可以实现快速的频率切换和调节。
4. 体积小、功耗低：相比于传统的频率合成器，该设计具有更小的体积和更低的功耗。
五、应用领域基于FPGA的PLL+DDS的频率合成器广泛应用于通信、雷达、电子对抗、测控等领域。
基于DDS和PLL的频率合成器的设计
频 率 分辨 率 ， 即步 长为 ：
＝
㈤
由奈奎 斯特 抽样 定理 可 知 ， 为 了保 证输 出 信号 的质量 ，Ｄ Ｄ Ｓ 的 输 出 频率 一 般 不 高 于 时钟 频 率 的 ４ ０ ％ 。Ａ Ｄ ９ ９ ５ ６芯片 自身 还集 成 了一 个 ２ ０ ０ Ｍ ｎ ｚ的鉴 频 鉴 相器 ， 并 提 供对 参考 信 号和 反 馈信
１ Ｄ Ｄ Ｓ原理介绍
Ａ Ｄ ９ ９ ５ ６是一款高性能 的频率合成芯片 ， 其 内部集成 Ｄ Ｄ Ｓ和 Ｐ Ｌ Ｌ电路 。Ｄ Ｄ Ｓ电路的 内部时钟频率可达 ４ ０ ０ Ｍ ｓ ｐ ｓ ， 具有 ｌ ４位 Ｄ Ａ Ｃ ，４ ８ 位频率调谐字 （ Ｆ ｒ ｅ ｑ ｕ ｅ ｎ ｃ ｙ ｔ ｕ ｎ ｉ ｎ ｇ ｗ ｏ ｒ ｄ ，Ｆ Ｔ Ｗ ）和 １ ４ 位 相 位 调 谐 字 。Ｐ Ｌ Ｌ电路 包 括 一 个 输 入 频 率 为 ２ ０ ０ Ｍ Ｈ ｚ的 鉴 频 鉴相器 （ 分频情况下可高达 ６ ５ ５ Ｍ Ｈ ｚ ） ， 一个数控电流泵和一个 ６ ５ ５ 删Ｚ Ｃ ｈ Ｉ Ｌ 模式的 Ｐ Ｅ Ｃ Ｌ 驱 动器 。 Ｄ Ｄ Ｓ的功 能 主要 是 基 于 相 位 累加 器 和 波 形 查 找 表 实 现 ， 在 每 一个 时 钟周 期 ， 相 位 累 加器 将 前一 次 寄 存 器 中 的相位 值 与 频 率调谐字相加 ， 所得值通过一张波形查找表映射成正弦波幅度 的数字量信号 ， 驱动 Ｄ Ａ Ｃ ， 最后输出模拟量 。这里假设 Ｎ为相位 累加 器 的字长 ，Ｆ Ｔ Ｗ为 频 率 调谐 字 ， 那 么在 经 过 ２ ／ Ｆ Ｔ ｗ个 时 钟 周期后 ， 相 位 寄 存 器 回到 初 始状 态 ， 完 成波 形查 找表 中一 个 循
环 的查找 ，Ｄ Ｄ Ｓ 系 统输 出一个正 弦波 。若 时钟 信 号的周 期 为 Ｔ ｃ ，
基于DDS+PLL频率合成器的设计
基于DDS+PLL频率合成器的设计【摘要】对比直接数字频率合成技术（DDS）和锁相环频率合成技术（PLL）的优缺点，提出一种DDS与PLL相结合的频率合成器方案。
本文给出了以AD9852和ADF4106实现频率合成器的实例，并对该频率合成器的硬件电路进行了简要说明。
【关键词】直接数字频率合成；锁相环；相位噪声；频率合成器1.引言频率合成器是现代通信系统的重要组成部分，研制低相噪声、高纯频谱、高速捷变和高输出频段的频率合成器已经成为频率合成技术发展的趋势。
直接数字合成（DDS）技术的主要优点是：（1）频率转换速度快、（2）频率分辨率高、（3）输出波形灵活且相位连续、（4）相位噪声低、（5）频率稳定度高、（6）频率合成范围宽等，但DDS合成频率比较低且输出频谱杂散较大；而锁相环（PLL）技术具有：（1）频带宽、（2）工作频率高、（3）频谱质量好等优点，但其不足之处为频率分辨率、频率建立时间等方面远不如DDS。
如何把两者结合起来，取长补短，以获得更高的频率分辨率，更快的信号建立时间，更低相位噪声和更宽输出频率范围的频率合成器是设计和研究的重点。
2.硬件电路实现本合成器参考源采用57MHz恒温晶振，为DDS芯片AD9852提供高稳定度的时钟信号，在DSP芯片TMS320VC5416的指令控制下，DDS产生低频正弦信号与参考源混频得到较高的参考频率，经带通滤波器滤波后送到锁相环芯片ADF4106，该芯片把混频后的参考频率经R次分频和系统最终输出的频率信号经N分频后进行比相，得到误差电压经有源低通滤波器后，对压控振荡器进行调谐，输出满足系统要求的信号。
其电路原理框图如图1所示。
图1 频率合成器原理框图2.1 DDS及滤波器的实现DDS采用AD9852芯片实现。
AD9852是美国AD公司推出的高性能DDS 芯片，与传统的芯片相比，不但具有一般芯片所具有的相位累加器，正弦值存储表，还在相位累加器前加了一级频率累加器，后面集成了数模转换器。
基于DDS+PLL技术的频率合成器的设计
具 有 输 出频 率 高 、 辨 率 高 、 分 频谱 纯等 优 点 。
关 键 词 ： Ｄ ；锁 相 环 ；Ｆ Ｇ ＤＳ ＰＡ 中图 分 类 号 ：Ｎ ４ Ｔ ７ 文 献 标 识 码 ： Ａ
Ｏ 引 言
频率合成技术是近代电子系统和装备的重要 组成部分 ，
在无线 电技术和电子系统的各个领域均得到了广泛的应用 。
ｆ
１ 方案 拟定
１１ Ｄ ． ＤＳ基 本 原 理
ｆ＝ ｏ Ｍ 厂 Ｄ ＝ Ｄ ｓ
频率分辨率 为 ：
Ｋ： ｝ ：
二
．
（） ４
典型 的 Ｄ Ｓ由四部 分构成 ， Ｄ 分别为 ： Ｎ位相 位 累加器 、 波形存储器 、 模转换器 和低通滤波器 。其原理 为 ： 数／ 由一个 高稳定的 晶体振荡 器提供 参考 时钟频 率 ， 用于 Ｄ Ｓ中各部 Ｄ 分 同步工作 。将频率 控 制字 Ｋ送 入相 位 累加器 的输 入端 ， 相位 累加器在参考 时钟 的作用 下 ， 按照频 率控 制 字 Ｋ对频 率进行线性相位取样 ； 对波形存 储器寻 址 ， 相位 码转换 为 使
摘 要： 介绍 了一种频率合成技术的设计与 实现 ， 于 Ｄ Ｓ与 Ｐ Ｌ的技 术产 生高频信 号频 率。该频率合成 器 基 Ｄ Ｌ 由高性能 Ｄ Ｓ芯 片 Ａ ９ ５ Ｄ Ｄ ８ ２与锁相环芯片 Ａ Ｆ ３ ０７构成 。该方案控制 简单 、 Ｄ ４６ － 编程灵 活、 可靠性 高， 且产生的信号
：
２ 频 率合 成器 实现
２ １ 方 案 设 计 ．
Ｋ ．
本 设计 采用 Ｄ Ｓ激励 Ｐ Ｌ的方式实现频率从低频倍 频 Ｄ Ｌ
最小频率分辨率为 ：
＝
至高频 。其 中 ， Ｄ Ｄ Ｓ芯 片选取 Ａ Ｄ公 司生产 的 Ａ ９ ５ Ｐ Ｌ Ｄ ８２，Ｌ
关 键 词 ： Ｄ ；锁 相 环 ；Ｆ Ｇ ＤＳ ＰＡ 中图 分 类 号 ：Ｎ ４ Ｔ ７ 文 献 标 识 码 ： Ａ
Ｏ 引 言
频率合成技术是近代电子系统和装备的重要 组成部分 ，
在无线 电技术和电子系统的各个领域均得到了广泛的应用 。
ｆ
１ 方案 拟定
１１ Ｄ ． ＤＳ基 本 原 理
ｆ＝ ｏ Ｍ 厂 Ｄ ＝ Ｄ ｓ
频率分辨率 为 ：
Ｋ： ｝ ：
二
．
（） ４
典型 的 Ｄ Ｓ由四部 分构成 ， Ｄ 分别为 ： Ｎ位相 位 累加器 、 波形存储器 、 模转换器 和低通滤波器 。其原理 为 ： 数／ 由一个 高稳定的 晶体振荡 器提供 参考 时钟频 率 ， 用于 Ｄ Ｓ中各部 Ｄ 分 同步工作 。将频率 控 制字 Ｋ送 入相 位 累加器 的输 入端 ， 相位 累加器在参考 时钟 的作用 下 ， 按照频 率控 制 字 Ｋ对频 率进行线性相位取样 ； 对波形存 储器寻 址 ， 相位 码转换 为 使
摘 要： 介绍 了一种频率合成技术的设计与 实现 ， 于 Ｄ Ｓ与 Ｐ Ｌ的技 术产 生高频信 号频 率。该频率合成 器 基 Ｄ Ｌ 由高性能 Ｄ Ｓ芯 片 Ａ ９ ５ Ｄ Ｄ ８ ２与锁相环芯片 Ａ Ｆ ３ ０７构成 。该方案控制 简单 、 Ｄ ４６ － 编程灵 活、 可靠性 高， 且产生的信号
：
２ 频 率合 成器 实现
２ １ 方 案 设 计 ．
Ｋ ．
本 设计 采用 Ｄ Ｓ激励 Ｐ Ｌ的方式实现频率从低频倍 频 Ｄ Ｌ
最小频率分辨率为 ：
＝
至高频 。其 中 ， Ｄ Ｄ Ｓ芯 片选取 Ａ Ｄ公 司生产 的 Ａ ９ ５ Ｐ Ｌ Ｄ ８２，Ｌ
基于DDS和PLL技术的WCDMA信号源的设计及实现
嘞 翘 趱 缓
扩 ｉ ｄｅ ｏ ｉｔ ｉ 口 ｆＦ ” ｒ ｒ
ＴＡ ＭＴ Ｅ ＩＧ■ Ｉ Ｎ ＩＮ＆输 Ｖ Ｔ Ｇ Ｃ Ｓ Ｉ Ｒ与Ｉ Ｆ ｛ Ｅ Ｎ
最后 ， 因为本系统设计的输出信号要求具有频率转换 时间短 、 频率分 辨力高等 优点 。而 Ｄ Ｓ和 Ｐ Ｌ都具 有各 Ｄ Ｌ
ｚ Ｗ ｈ ｎ ｏｇｉ ｔｅ ｍ ｕｉ ｔ ｎ ｅ ｎｌ ｉ ａＬ ． Ｗ ｈ ｎ ３０４，ｈ ａ ｕ ａ ｎｘ ｌ ｏ ｍ ｎ ａ ｏ ｃ ｏ ｇ ｓ ｔ ， ｕａ ０ ７ Ｃ ｉ ） Ｈ ｎ ｅｃ ｃ ｉ ｔｈ ｏ ｅ Ｃ ｄ ４ ｎ
【 ｂｔ ｃ】 ｉ ａ Ｓｕｃ ｅ ｐｒ ｎ ｉｔｅ ｅ ａ ｈ ｅｐｒ ｅｔｎ ｅ ｅｅ ｐ ｅｔｆｈ ａｄ ａ ｉｕ ｓｍ Ｃ ｍ ｉｉ ｅ ｅｅｒ ｉ Ａ ｓ ａｔ Ｓｇ ｌ ｏｒｅ ｓ ｒ ｉ ｏｔ ｔｎ ｈ ｓ ｒ ， ｅｍ ｎａｄ ｈ ｖｌ ｍ ｎｏ ｔ ｈｒ ｒ ｃｃｉｓ ｔ ． ｏ ｂｎ ｇｈ ｓ ｃ ｗｔ ｒ ｎ ｉｖ ｙ ｍ ａ ｒ ｅ ｃ ｘ ｉ ｔ ｄ ｏ ｅ ｗ ｅ ｒ ｔｙ ｅ ｎｔ ｒ ａｈ ｈ
兼 容频率控 制
（
性 杖蛾
Ｈ Ｍ Ｃ２７ ４
）： Ｉ ｝ １ Ｉ
转换 ， 要采用较高的鉴相频率 ， 从而保证 Ｄ Ｓ的频率转换速 Ｄ 度能够与 Ｐ Ｌ的频率锁定同步 ， Ｌ 保证系统能够正常工作。 因此本信号源采用 １Ｍ ｚ Ｈ 的鉴相频率 ， 为了使锁相环
图 １ 系统 功 能 结构 框 图
Ｔ Ｎ Ｎ８煞 ｓ Ｇ 悲 Ｍ
嘲 魏 翰
ｉ Ｅ ｎｄ Ⅲ ｏ ｉ ｄｔ ｒ ｉＩ Ｔｎ
【 本文献信息 】胡 宜雪 ， 余勋林 ， 江鹏 ． 于 Ｄ Ｓ Ｐ Ｌ技术 的 ＷＣ Ｍ 基 Ｄ 和 Ｌ Ｄ Ａ信 号源的设计及 实现［］ Ｊ．电视 技术 ， １ ， （ ） ２ ２３ ９ ０ ６
DDS+PLL高性能频率合成器的设计与实现
DDS+PLL 高性能频率合成器的设计与实现
频率合成器是决定电子系统性能的关键设备，随着通信、数字电视、卫
星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越
来越高的要求。
频率合成理论自20 世纪30 年代提出以来，已取得了迅速的
发展，逐渐形成了直接频率合成技术、锁相频率合成技术、直接数字式频率
合成技术三种基本频率合成方法。
直接频率合成技术原理简单，易于实现，
频率转换时间短，但是频率范围受限，且输出频谱质量差。
锁相频率合成技
术(PLL)具有输出频带宽、工作频率高、频谱质量好的优点，但是频率分辨率
和频率转换速度却很低。
直接式数字频率合成技术(DDS)的频率分辨率高、
频率转换时间快、频率稳定度高、相位噪声低，但目前尚不能做到宽带，频
谱纯度也不如PLL。
低相位噪声、高纯频谱、高速捷变和高输出频段的频率
合成器已成为频率合成发展的主要趋势，传统的单一合成方式很难兼顾上述
各项性能指标，达到现代通信系统对频率合成器的要求。
本文采用DDS 和
PLL 相结合的方法，设计一个应用于(GSM 1 800 MHz 系统中的频率合成器，其中输出频带为1 805～1 880 MHz，分辨率为200 kHz，相位噪声为-80 dBc ／Hz＠1 kHz，频率误差为5 kHz，杂波抑制大于50 dB。
1 电路设计
1．1 设计原理
DDS 直接激励PLL 的频率合成技术，与单纯的PLL 技术相比，作为参考
源的DDS 具有很高的频率分辨率，可以在不改变PLL 分频比的情况下，提。