集成电路设计第一章 概论
- 格式：pdf
- 大小：1.57 MB
- 文档页数：99
Moore's Law for Intel CPUs(cont.)
109 108 每 芯 107 片 晶 6 体 10 管 数 105 104 1K 4M 256M 109 因 特 网 干 线 带 宽 增 长 单 位 每 秒 比 特
64M 109 16M 80786 107 1M Pentium Pro Pentium 106 80486 80386 105 80286 104 103 2002
此芯片为一个16Mbit 动态RAM。1997 年Moore‘s Law做了修改。
Intel 1101 256-bit SRAM
Intel 4004 4-bit μProc
近期集成电路发展的特点(续)
0.3 0.25 特征尺寸（微米）
600 500 晶 体 管 数 （ M） 400 300 200 100 0
一、特征尺寸的发展
0.3 0.25 特征尺寸（微米） 0.2 0.15 0.1 0.05 0 1997 1999 2001 2003 2006 2009 工艺尺寸
2009-9-21
18/99
1960年的晶体管
平面半导体。1960年中期，硅代替锗成 为半导体材料。红线所指为实际的晶体 管，大小为印刷体的句号。后来加上其 它电子元件如电阻等发展成为今天的集 成电路Integrated Circuit (IC)。
2009-9-21 4/99
1. 1 集成电路发展趋势
集成电路(Integrated Circuit，IC)的发展是 科技发展的重要标志，渗透了计算机、 航空、通信、控制、消费、医学、农业 和管理等各个领域。 IC得以广泛应用的重要原因是在过去的 几十年里集成电路的功能和复杂性成指 数规律上升。
2009-9-21 5/99
金属层数
单个芯片可以存储的信息量
1010 109 每 芯 片 晶 体 管 数 108 107 106 105 104 1970 0.1μm 4Gbit 1Gbit 0.13μm 256Mbit 0.15-0.2μm 64Mbit 一本书 0.25-0.3μm 0.35-0.4μm 16Mbit 4Mbit 0.5-0.6μm 1Mbit 0.7-0.8μm 一本百科全书 256Kbit 二小时CD 1.0-1.2μm 30秒HDTV 64Kbit 1.6-2.4μm 一页文字 1980 1990 2000 2010 单个芯片可以存储的信息量 人类大脑 人类DNA 16Gbit
表 IC逻辑功能复杂的发展趋势
年度 1947 1950 1961 SSI 1966 MSI 1971 LSI 1980 VLSI >107 (一千 万) 并行 处理 计算 机、 高速 图象 处理 1985 1990 发明 分立器 技术水平 晶体 件 管 单个芯片 上晶体管 数 1 1
< 20
1000 ~ 20000~ >500000 100~1000 20000 500000
2009-9-21
2/99
参考书籍
1) 沈绪榜 杜敏著. VLSI设计导论.高等教育出版社，1995。 2) Wayne Wolf: Modern VLSI Design: A System Approach. Prentice Hall, Inc. 1996 3) Jan M. Rabaey: Digital Integrated Circuits: A Design Perspective. Prentice Hall, Inc. 1996。 4) Neil Weste, Kamran Eshraghian 编著。 茅于海，杨之廉， 刘宝琴译： CMOS VLSI 设计原理和系统展望。北京： 科学出版社，1989。 5) L.A.格拉泽，D.W.多贝尔普尔编著.陈天鑫，张建人，李 瑞伟等译。超大规模集成电路的设计与分析。北京：科 学出版社，1991。
Moore 定理(Moore’s Law)(续)
1965年Moore 提出集成电路的功能和复杂性随时间呈指 数增长的规律，即单个芯片的集成度每18到24个月(约 一年半)增长一倍，称之为摩尔定理。
The Origins of Moore's Law
Moore 定理(续)
Moore's Law for Intel CPUs
图中为1970出现的一种IC-运算放大器747 ，包含40个晶体 管, 22个电阻和2个电容。同样的工艺用于数字逻辑电路的 制造。在1960的中后期，小规模IC(SSI)、中规模IC陆续 出现，使得计算机更加小型化。
SSI 和MSI 器件 的出现使得1960 年后期和1970早 期的计算机制造 更加小型化。 但 计算机还需要存 储所用的磁心存 储器(ferrite core store)，如图所 示。 70年代早期，小型计算机如DEC PDP8 有4k 的核 心存储容量，DEC PDP10有 64k 或 128k 容量， 整个系统需要5 伏 1000 安培的电源。
典型产品
1
平面器 16位与 8位微处 件逻辑 复杂逻辑、 32位微 结型晶 门、独 单元记数 理器、 处理 体管、 立器件 器、加法器 ROM、 器、智 二极管 RAM 等 等单元 能外设 逻辑
专用处 理机、 实用图 象处理
集成电路的分类
1) 按照设计方法的不同可分为半定制和全定制，其中半定制电路又 可分为可编程器件、门阵列、标准单元和FPGA。
图中所示为70年 代早中期的大规 模IC(LSI). LSI 可以在芯片上集 成上千的晶体 管 ，使得计算器 和1k容量的RAM 成为可能。在70 年代的早期，一 块芯片上有超过 1024个晶体管为 看作了不起的成 就。 1971年, Intel生产了4004 — 4 bit Central Processor Unit (CPU)，具有2300晶体管及其它 部件，随后就是 8008,…, 80286, 80386, 80486和 Pentium。 一个1 M bit memory 芯片至少需要 1,048,576个晶体管，这种电路被称为超大规模集 成电路Very Large Scale Integration(VLSI)。
2009-9-21
10/99
Moore's Law for Intel CPUs(cont.)
Year of production 4004 8008 8080 8086 286 386™ processor 486™ DX processor Pentium® processor Pentium II processor Pentium III processor Pentium 4 processor 1971 1972 1974 1978 1982 1985 1989 1993 1997 1999 2000 Transistors 2,250 2,500 5,000 29,000 120,000 275,000 1,180,000 3,100,000 7,500,000 24,000,000 42,000,000
60年代美国科学家Gordon Moore(Intel 公司的三个创始人之一)提出 集成电路的功能和复杂性随时间呈指数增长的规律。在其后的数 十年中，集成电路的发展与Moore所预言的十分吻合。这要归功 于相关领域技术的相应发展。 工艺的进步、最小线宽或最小特征尺寸的变化： 90年代 1 微米 90~99年 0.25/35 微米， 2000年 0.18 微米, 2001年 0.13 微米, 芯片面积：90年 100平方毫米， 2000年 800平方毫米， IC的复杂程度，单个芯片晶体管个数： 80年代 2万~50万个晶体管 VLSI/16位微处理器， 2001年 p4 4200万个晶体管，p3 2800万个晶体管。 EDA 设计方法的变化：设计者 ⎯⎯ →IC ⎯
64K 16K 4K
: :
8086
8088 103 4004 1970 1974 1978 1982 1986 1990 动态随机存储器(RAM)
1994 1998
Intel微处理器
Pentium 4
Pentium® 4 42M transistors / 1.3-1.8GHz / 49-55W L=0.18µm
集成电路发展的特点
特征尺寸越来越小 芯片尺寸越来越大 单片上的晶体管数越来越多 时钟速度越来越快 电源电压越来越低 布线层数越来越多 I/O引脚越来越多
2009-9-21
16/99
发展规划代次的指标
年份 最小线宽 (μm） DRAM容量 每片晶体管数 （M） 芯片尺寸 (平方毫米） 频率 (兆赫） 金属化层层数 最低供电电压 （V） 最大晶圆直径 （mm） 1997 0.25 256M 11 300 750 6 1.8-2.5 200 1999 0.18 1G 21 440 1200 6-7 1.5-1.8 300 2001 0.15 1G~4G 40 385 1400 7 1.2-1.5 300 2003 0.13 4G 76 430 1600 7 1.2-1.5 300 2006 0.10 16G 200 520 2000 7-8 0.9-1.2 300 2009 0.07 64G 520 620 2500 8-9 0.6-0.9 450 200.5-0.6 450
2009-9-21
28/99
二、晶圆尺寸
半导体工业主流的晶圆尺寸已由200mm直径 向300mm直径过渡 2013年左右有可能出现450mm直径的晶圆
Intel 90nm CMOS P4 CPU 芯片照 片(2004)
2009-9-21 29/99
三、铜导线
为什么要用铜导线？ 室温下，铝和铜的体电阻率分别约为2.65μΩ/cm 和1.7 μΩ/cm，铜可降低信号的延迟(单纯采用铜 来代替铝作为互连材料可以降低RC 大约40%)； 铜的熔点比铝高1到2个数量级，更不容易发生电 子迁移； 铜的大马士革(Damascene)工艺可减少互连层 数，降低成本。 但是，铜对二氧化硅等材料的粘附性很弱，而且 在二氧化硅中的扩散系数很大，所以铜互连线外 面需要有一层DBAP(difusion barrier and adhesion promoter)，简称为阻挡层(barrier)
