介电常数
- 格式:doc
- 大小:79.00 KB
- 文档页数:5
介电常数
求助编辑
介质在外加电场时会产生感应电荷而削弱电场,原外加电场(真空中)与最终介质中电场比值即为介电常数(permittivity),又称诱电率。
如果有高介电常数的材料放在电场中,场的强度会在电介质内有可观的下降。
目录
编辑本段简介
介质在外加电场时会产生感应电荷而削弱电场,原外加电场(真空中)与最终介质中电场比值即为相对介电常数(permittivity),又称相对电容率,以εr表示。
如果有高介电常数的材料放在电场中,场的强度会在电介质内有可观的下降。
介电常数(又称电容率),以ε表示,ε=εr*ε0,ε0为真空绝对介电常数,ε0=8.85*e-12,F/m。
一个电容板中充入介电常数为ε的物质后电容变大ε倍。
介电常数
电介质有使空间比起实际尺寸变得更大或更小的属性。
例如,当一个电介质材料放在两个电荷之间,它会减少作用在它们之间的力,就像它们被移远了一样。
当电磁波穿过电介质,波的速度被减小,有更短的波长。
编辑本段相关解释
"介电常数" 在工具书中的解释
1.又称电容率或相对电容率,表征电介质或绝缘材料电性能的一个重要数据,常用ε表示。
它是指在同一电容器中用同一物质为电介质和真空时的电容的比值,表示电介质在电场中贮存静电能的相对能力。
介电常数愈小绝缘性愈好。
空气和CS2的ε值分别为1.0006和
2.6左右,而水的ε值特别大,10℃时为 8
3.83,与温度t的关系是
介电常数
查看全文
2.介电常数是物质相对于真空来说增加电容器电容能力的度量。
介电常数随分子偶极矩和可极化性的增大而增大。
在化学中,介电常数是溶剂
的一个重要性质,它表征溶剂对溶质分子溶剂化以及隔开离子的能力。
介电常数大的溶剂,有较大隔开离子的能力,同时也具有较强的溶剂化能力。
介电常数用ε表示,一些常用溶剂的介电常数见下表:
"介电常数" 在学术文献中的解释
1.介电常数是指物质保持电荷的能力,损耗因数是指由于物质的分散程度使能量损失的大小.理想的物质的两项参数值较小
文献来源
介电常数与频率变化的关系
2.其介质常数具有复数形式,实数部分称为介电常数,虚数部分称为损耗因子.通常用损耗正切值(损耗因子与介电常数之比)来表示材料与微波的
耦合能力,损耗正切值越大,材料与微波的耦合能力就越强
文献来源
3.介电常数是指在同一电容器中用某一物质为电介质与该物质在真空中的电容的比值.在高频线路中信号传播速度的公式如下:V=K 文献来源
4.为简单起见,后面将相对介电常数均称为介电常数.反射脉冲信号的强度,与界面的波反射系数和透射波的衰减系数有关,主要取决于周围介质与反射体的电导率和介电常数。
编辑本段应用
近十年来,半导体工业界对低介电常数材料的研究日益增多,材料的种类也五花八门。
然而这些低介电常数材料能够在集成电路生产工艺中应用的速度却远没有人们想象的那么快。
其主要
低介电常数薄膜机械性质量测结果
原因是许多低介电常数材料并不能满足集成电路工艺应用的要求。
图2是不同时期半导体工业界预计低介电常数材料在集成电路工艺中应用的前景预测。
早在1997年,人们就认为在2003年,集成电路工艺中将使用的绝缘材料的介电常数(k值)将达到1.5。
然而随着时间的推移,这种乐观的估计被不断更新。
到2003年,国际半导体技术规划(ITRS 2003[7])给出低介电常数材料在集成电路未来几年的应用,其介电常数范围已经变成
2.7~
3.1。
造成人们的预计与现实如此大差异的原因是,在集成电路工艺中,低介电常数材料必须满足诸多条件,例如:足够的机械强度(MECHANICAL strength)以支撑多层连线的架构、高杨氏系数(Young's modulus)、高击穿电压(breakdown voltage>4MV/cm)、低漏电(leakage current<10-9 at 1MV/cm)、高热稳定性(thermal stability >450oC)、良好的粘合强度(adhesion strength)、低吸水性(low moisture uptake)、低薄膜应力(low film stress)、高平坦化能力(planarization)、低热涨系数(coefficient of thermal expansion)以及与化学机械抛光工艺的兼容性(compatibility with CMP process)等等。
能够满足上述特性的完美的低介电常数材料并不容易获得。
例如,薄膜的介电常数与热传导系数往往就呈反比关系。
因此,低介电常数材料本身的特性就直接影响到工艺集成的难易度。
目前在超大规模集成电路制造商中,TSMC、 Motorola、AMD以及NEC 等许多公司为了开发90nm及其以下技术的研究,先后选用了应用材料公司(Applied Materials)的Black Diamond 作为低介电常数材料。
该材料采用PE-CVD技术[8] ,与现有集成电路生产工艺完全融合,并且引入BLOk
薄膜作为低介电常数材料与金属间的隔离层,很好的解决了上述提及的诸多问题,是目前已经用于集成电路商业化生产为数不多的低介电常数材料之一。