下载文档原格式
体系结构名词解释体系结构名词解释1. 计算机系统结构：计算机体系结构包括指令集结构、计算机组成和计算机实现三个方面的内容。
2. CISC：CISC是指采用一整套计算机指令进行操作的计算机。
而后又出现了精简指令集计算机，它精简了指令集，只保留了那些常用的指令，这样计算机能以更快的速度执行操作。
3. 定向技术：将计算结果从其产生的地方直接送到真正需要它的地方，而不是从寄存器文件读出使用，它是一种解决数据相关，避免流水线暂停的技术4. 指令级并行：完成一批任务，不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比5. 多级存储层次：采用不同的技术实现的存储器，处在离CPU不同距离的层次上，目标是达到离CPU最近的存储器的速度，最远的存储器的容量6. 系统加速比:对系统中某部分进行改进时，改进后系统性能提高的倍数。
7. RISC：精简指令集计算机8. 动态流水线：同一时间内，当某些段正在实现某种运算时，另一些段却在实现另一种运算。
9. 指令的动态调度:是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。
是由硬件在程序实际运行时实施的。
10:全相联映象:主存中的任一块可以被放置到Cache中任意一个地方。
10. Amdahl定律：加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中的所占的重要性。
11. 寻址方式:就是寻找操作数或操作数地址的方式12. 静态流水线:在同一段时间内，多功能流水线中的各个功能段只能按照一种固定的方式连接，实现一种固定的功能。
13. 前瞻执行：解决控制相关的方法，它对分支指令的结果进行猜测，然后按这个猜测结果继续取指、流出和执行后续的指令。
只是指令执行的结果不是写回到寄存器或存储器，而是放到一个称为ROB的缓冲器中。
等到相应的指令得到“确认”（即确实是应该执行的）后，才将结果写入寄存器或存储器14. 替换算法:由于主存中的'块比Cache中的块多，所以当要从主存中调一个块到Cache中时，会出现该块所映象到的一组（或一个）Cache块已全部被占用的情况。
本科生期末试卷（一）一、选择题（每小题1分，共15分）1 从器件角度看，计算机经历了五代变化。
但从系统结构看，至今绝大多数计算机仍属于（冯.诺依曼）计算机。
2 某机字长32位，其中1位表示符号位。
若用定点整数表示，则最小负整数为（-(231-1) ）。
3 以下有关运算器的描述，（算术运算与逻辑运算）是正确的。
4 EEPROM是指（电擦除可编程只读存储器）。
5 常用的虚拟存储系统由（主存-辅存）两级存储器组成，其中辅存是大容量的磁表面存储器。
6 RISC访内指令中，操作数的物理位置一般安排在（两个通用寄存器）。
7 当前的CPU由（控制器、运算器、cache）组成。
8 流水CPU是由一系列叫做“段”的处理部件组成。
和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（具备同等水平）。
9 在集中式总线仲裁中，（独立请求）方式响应时间最快。
10 CPU中跟踪指令后继地址的寄存器是（程序计数器）。
11 从信息流的传输速度来看，（单总线）系统工作效率最低。
12 单级中断系统中，CPU一旦响应中断，立即关闭（中断屏蔽）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
13 安腾处理机的典型指令格式为（41位）位。
14 下面操作中应该由特权指令完成的是（从用户模式切换到管理员模式）。
15 下列各项中，不属于安腾体系结构基本特征的是（超线程）。
二、填空题（每小题2分，共20分）1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（IRA ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。
其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（127 ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。
4 虚拟存储器分为页式、（段）式、（段页）式三种。
处理器（CPU）架构CPU架构是CPU厂商给属于同一系列的CPU产品定的一个规范，主要目的是为了区分不同类型CPU的重要标示。
目前市面上的CPU分类主要分有两大阵营，一个是intel、AMD 为首的复杂指令集CPU，另一个是以IBM、ARM为首的精简指令集CPU。
两个不同品牌的CPU，其产品的架构也不相同，例如，Intel、AMD的CPU是X86架构的，而IBM公司的CPU是PowerPC 架构，ARM公司是ARM架构。
一、基本概念总体架构Core架构的Merom处理器确实性能强劲。
在多项测试中，频率2GHz的T7200能战胜频率2.33GHz的T2700就是最好的证明。
但是您同时也注意到了，在移动平台Merom 虽然性能强劲，但并没有给您带来太大的惊喜。
虽然胜过Yonah，但幅度都不大，而且在一些测试项中，频率稍低的T7200也是输给了T2700的。
因此可能在移动平台Core微架构的优势不像桌面平台那样出彩——一颗频率最低的E6300也可以全歼高频率的Pentium D。
究其原因就是Yonah本身就比较优秀，而不像NetBurst那样失败，况且Core微架构本身就是在Yonah微架构改进而来，成绩不会形成太大的反差也在情理之中。
Core微架构是Intel的以色列设计团队在Yonah微架构基础之上改进而来的新一代微架构。
最显著的变化在于在各个关键部分进行强化。
为了提高两个核心的内部数据交换效率采取共享式二级缓存设计，2个核心共享高达4MB的二级缓存。
其内核采用较短的14级有效流水线设计，每个核心都内建32KB一级指令缓存与32KB一级数据缓存，2个核心的一级数据缓存之间可以直接传输数据。
每个核心内建4组指令解码单元，支持微指令融合与宏指令融合技术，每个时钟周期最多可以解码5条X86指令，并拥有改进的分支预测功能。
每个核心内建5个执行单元子系统，执行效率颇高。
加入对EM64T与SSE4指令集的支持。
详述Intel系列CPU架构的发展史Intel系列CPU架构的发展史CPU(Central processing Unit)，又称“微处理器(Microprocessor)”，是现代计算机的核心部件。
对于PC而言，CPU的规格与频率常常被用来作为衡量一台电脑性能强弱重要指标。
(一)、4004时代1971年，当时还处在起步阶段的Intel公司推出了世界上第一颗微处理器4004。
是第一个用于计算器的4位微处理器，含有2300个晶体管，功能相当有限，而且速度还很慢，从此以后，INTEL便与微处理器结下了不解之缘。
可以这么说，CPU的历史发展历程一定意义上也就是Intel公司x86系列CPU的发展历程。
4004处理器核心架构图:(二)、8008时代世界上第一款8位处理器C8008共推出两种速度:0.5 Mhz以及0.8 Mhz，虽然比4004的工作时脉慢，但是整体效能要比4004好上许多。
8008可以支持到16KB 的内存。
D8008则是后期出的量产版，发布时间为1972年，8位运算+16位地址总线+16位数据总线，同时它也包含一些输入输出端口，这是一个相当成功的设计，还有效解决了外部设备在内存寻址能力不足的问题。
(三)、8080时代intel推出的8080不仅扩充了可寻址的存储器容量和指令系统，而且指令执行速度是8008的10倍。
另一方面8080可直接与TTL(晶体管-晶体管逻辑)兼容，而8008则不能，这样就使得接口设计更容易，而且价格更便宜。
8080可寻址的范围(64KB)是8008(16KB)的4倍，随后，1974年第一台PC机MITS Altair 8800问世了。
它写的BASIC语言解释程序是由Bill Gates(比尔?盖茨)和Paul Allen于1975年开发的，他们是Microsoft公司的创始人。
(四)、8085时代8085的最低主频3 MHz，最高主频也不过6MHz。
当年使用此CPU的厂商非常多，包括了AMD，FUJI，TOSHIBA，SIEMENS等等。
主流CPU处理器技术架构详解CPU（中央处理器）是计算机中最重要的组件之一，负责执行计算机的指令并控制计算机的各种操作。
随着计算机技术的不断发展，CPU的技术也在不断创新和进步。
下面详细介绍几种主流CPU处理器技术架构。
1.微处理器技术架构CISC架构采用复杂的指令集，每条指令能够完成多个操作，如数据处理、内存访问等。
CISC架构的优点是能够通过一条指令完成复杂的操作，但由于指令集复杂，导致指令执行周期长，性能相对较低。
典型的CISC架构有x86架构。
RISC架构采用精简的指令集，每条指令只能完成一个操作，但通过增加寄存器和优化流水线等技术，提高了指令执行速度和性能。
RISC架构的特点是指令精简、执行速度快，适用于对性能要求较高的应用。
典型的RISC架构有ARM架构。
2.多核处理器技术架构随着计算机应用的需求越来越高，单核处理器已经不能满足需求。
多核处理器技术配备了多个并行工作的核心，能够同时处理多个任务，提高计算机的执行效率和并发能力。
多核处理器技术有两种主流架构：对称多处理（Symmetric Multi-Processing，SMP）和异步多处理（Asymmetric Multi-Processing，AMP）。
SMP架构中，每个核心具有相同的权重和功能，可以共享相同的内存和外设。
它们可以同时运行多个任务，相互独立，但又可以进行通信和协同工作。
使用SMP架构的处理器可以在多个核心之间平衡负载，提高计算机的处理能力和效率。
AMP架构中，每个核心具有不同的权重和功能，可以同时处理不同类型的任务。
AMP架构的处理器可以根据不同的任务类型和需求进行灵活分配，提供更加优化的计算能力和资源利用率。
3.高性能计算技术架构高性能计算技术架构是为了满足大规模科学计算、高性能模拟和数据处理等需求而设计的处理器架构。
它采用了许多优化和特殊的技术，以提供更高的计算性能和吞吐量。
高性能计算技术架构有两种主流架构：向量处理器（Vector Processor）和并行处理器（Parallel Processor）。
2-way及4-way Itanium 系统说明A部分：安腾芯片介绍：芯片组构架：虽然与Intel其他芯片组的设计类似，这款芯片组也采用了基于总线的系统构架，但它还设计了两个主ASIC来控制FSB －一个用来进行address以及control，另一个完全供data使用。
这样将系统的操作分开进行（有些高端RISC芯片组也这样类似，采用2个ASIC）相对于采用一个单独的主ASIC要更容易提供一个高端解决方案。
SAC（系统编址控制器）ASIC直接连接到3个I/O ASIC上，而这3个I/O ASIC则管理着PCI，AGP，以及系统的其他I/O操作。
从I/O操作返回到SAC的数据被路由（route）到SDC（系统数据控制器），反过来也一样，（SDC到SAC，最后进行I/O操作）。
SAC会发送内存address/control 信号到内存库（memory bank），而SDC则会发送和接受数据。
SAC和SDC ASIC 有一条私有连接来在I/O系统与CPU，主内存之间传输数据。
这款芯片组支持最高64GB的主内存。
带宽和延迟：芯片组采用的是66MHz的SDRAM内存（虽然这些内存是PC100规格的，但是要想使用并行地使用许多高速SDRAM通道是很困难的），而且拥有8个内存控制器，可达到最高4.2GB/秒的内存带宽。
支持Itanium 处理器的主板上没有DIMM插槽，取而代之的是可插拔的内存卡，每张卡支持最高16个SDRAM DIMM插槽。
SAC通过control/address管线连接到2个内存卡，但是他们并不是直接连接起来，他们会连到一个ASIC 上（内存编址控制器），由内存编址控制器将address转换成2套并行的4个bank的内存address。
这意味着每张内存卡都是运行在2x256位，66MHz的状态下，然后经过一组ASIC 后（MDC），就运行在64位，266MHz的状态下，也就是拥有2.1GB/秒的带宽。
VT-i 技术是安腾平台上实现完全虚拟化提供的硬件技术支持。
本文结合Xen 虚拟机项目和VT-i 技术详细介绍Xen 虚拟机移植到安腾平台上内存虚拟化的设计与实现。
Xen 安腾安腾架构架构架构内存虚拟化内存虚拟化徐雪飞安腾处理器是Intel 公司基于显式并行指令计算安腾架构的64位处理器，安腾处理器家族是专为高端企业和高性能应用设计的。
Intel 虚拟化技术（Virtualization Technology for Itanium ，简称VT-i ）是其为在安腾架构上实现硬件虚拟机提供的硬件支持。
内存虚拟化是在安腾架构上实现硬件虚拟机的一大挑战，Xen 硬件虚拟机的内存虚拟化是基于VT-i 技术实现的，本文将对它的设计实现的关键技术和核心思想进行详细地分析。
背景知识1.安腾处理器安腾处理器内存管理单元内存管理单元安腾处理器支持64位虚地址空间，并将 64 位虚地址空间分成8个相等的区（Region ），用虚地址的高 3 位（61-63 位）表示区号(Virtual Region Number ，简称VRN)。
安腾处理器还拥有一个被称作虚拟哈希页表（Visual Hash Page Table ，简称VHPT ）结构。
VHPT 相当于TLB 的一个扩充，它是存储在内存中的。
当CPU 在TLB 中找不到所需要的地址映射时，会继续在VHPT 中查找。
安腾处理器也使用最近最少使用（Least Recently Used ）硬件替换策略，来自动替换TLB 项。
安腾处理器TLB 可以用软件进行管理，也就是可以通过指令将某个映射插入TLB ，或者将其从TLB 中删除，这样大大增加了TLB 管理的灵活性。
不同的进程拥有不同的地址空间，不同地址空间中的虚拟地址可能相同。
这就意味着在进行进程切换时必须刷新整个TLB ，效率是非常低下的。
安腾处理器设置了一组区寄存器来解决这个问题。
它的实现方法是为每个进程空间分配一个惟一的区域ID （Region ID 简称RID ），存在于TLB 中的每一个映射都包含了一个RID 来标示该映射所属的地址空间。
英特尔®安腾®架构之优势为何英特尔® 安腾® 2 微体系结构是扩充多核性能的理想之选安腾®解决方案联盟英特尔®安腾® 2 处理器具备高度并行设计和纤巧节能的内核，非常适宜于利用多核设计提供快速、持续的性能扩充。
加之其强大的每内核性能，英特尔®安腾® 2 架构的系统可在未来数年内持续提供性能和性价比优势。
目录目录 (2)要点综述 (3)攻克处理器性能扩充的几大挑战 (3)推陈出新 (6)迈向多核世纪 (8)英特尔®安腾®架构之优势 (9)实施中的性能扩充 (13)持续创新 (17)结论 (18)要点综述40 多年来，处理器设计人员们在历代处理器的设计中将提高时钟频率作为提升性能的主要策略。
而今，频率增幅已濒临自然极限，尽管它仍将持续提供性能增益，但要提升各企业梦寐以求的各类性能与性价比优势，其它战略也必不可少。
为满足这一需求，行业转向利用多核处理器，通过多线程软件代码的并行处理来大幅度提高总吞吐量。
显式并行指令计算（EPIC）模式使英特尔®安腾® 2 处理器成为了性能扩充时代的宠儿。
它的通身设计旨在支持高度并行的吞吐量，处理内核较其竞争架构的内核更为小巧节能。
从而，在不断增加每内核性能并限制功耗的同时，将更多内核集成到未来处理器的工作也将更加轻松。
此外，其基于编译器，从软件代码中提取固有并行能力的独特方法将使代码效率不断提高，继而大大增加处理器的发展价值。
新一代双核英特尔®安腾® 2 处理器将高调提供这些优势，不仅性能将较其前代处理器提高一倍，功效也将增加 2.5 倍。
此首款双核处理器仅仅迈开了漫长演进中的第一步，未来的各代处理器还将集成更多的高性能内核。
在多核处理器时代，显式并行指令计算架构的固有并行能力将带来显著优势，使英特尔®安腾® 2 解决方案在未来数年中能提供更出色的性能与价值。
cpu架构是什么CPU架构是CPU厂商给属于同一系列的CPU产品定的一个规范，主要目的是为了区分不同类型CPU的重要标示。
下面是小编带来的cpu架构是什么的相关内容。
cpu架构是什么：Core架构的Merom处理器确实性能强劲。
在多项测试中，频率2GHz的T7200能战胜频率2.33GHz的T2700就是最好的证明。
但是您同时也注意到了，在移动平台Merom虽然性能强劲，但并没有给您带来太大的惊喜。
虽然胜过Yonah，但幅度都不大，而且在一些测试项中，频率稍低的T7200也是输给了T2700的。
因此可能在移动平台Core微架构的优势不像桌面平台那样出彩--一颗频率最低的E6300也可以全歼高频率的Pentium D。
究其原因就是Yonah本身就比较优秀，而不像NetBurst那样失败，况且Core微架构本身就是在Yonah微架构改进而来，成绩不会形成太大的反差也在情理之中。
Core微架构是Intel的以色列设计团队在Yonah微架构基础之上改进而来的新一代微架构。
最显著的变化在于在各个关键部分进行强化。
为了提高两个核心的内部数据交换效率采取共享式二级缓存设计，2个核心共享高达4MB的二级缓存。
其内核采用较短的14级有效流水线设计，每个核心都内建32KB一级指令缓存与32KB一级数据缓存，2个核心的一级数据缓存之间可以直接传输数据。
每个核心内建4组指令解码单元，支持微指令融合与宏指令融合技术，每个时钟周期最多可以解码5条X86指令，并拥有改进的分支预测功能。
每个核心内建5个执行单元子系统，执行效率颇高。
加入对EM64T与SSE4指令集的支持。
由于对EM64T的支持使得其可以拥有更大的内存寻址空间，弥补了Yonah的不足，在新一代内存消耗大户--Vista操作系统普及之后，这个优点可以使得Core微架构拥有更长的生命周期。
而且使用了Intel最新的五大提升效能和降低功耗的新技术，包括:具有更好的电源管理功能;支持硬件虚拟化技术和硬件防病毒功能;内建数字温度传感器;提供功率报告和温度报告等。
