多功能数字时钟的设计

技术平台采用碱性电解液电沉积活性锌粉，选取电解液浓度1.25g/cm3，电流密度150mA/cm2，电解槽温度只需控制在室温，锌粉洗涤后真空干燥，所制得的锌粉比表面积大于0.8m2/g，具有较高的电化学活性，能满足锌银电池生产需要，生产效率也达到批量生产要求。

参考文献：［1］侯新刚,王胜,王玉棉.超细活性锌粉的制备与表征［J］.粉末冶金工业,2004,14（1）:10-13.［2］李永祥,黄孟阳,任锐.电解法制备树枝状锌粉工艺研究［J］.四川有色金属,2011,（3）:45-50.［3］胡会利,李宁,程瑾宁,等.电解法制备超细锌粉的工艺研究［J］.粉末冶金工业,2007,17（1）:24-29.基于单片机的多功能数字时钟设计刘晓萌（安徽职业技术学院铁道学院/合肥铁路工程学校,安徽 合肥 230011）摘 要：常见的数字钟有时间、闹钟等功能。

本文基于单片机、温度传感器、液晶显示屏、时钟芯片等硬件设计了多功能数字时钟，软件部分采用C语言编程实现。

该多功能数字时钟包含万年历、节日、节气、温度信息显示等功能，并且在断电的情况下也能正常工作。

关键词：单片机；多功能数字时钟；C语言编程0 引言人类对于时间的需求从古到今始终存在。

古代有浑天仪、日晷，近代出现了机械时钟。

如今，传统的计时工具，甚至是电子钟都已经满足不了人们多元化的时间需求。

数字时钟具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的应用空间［1］。

使用数字时钟，用户可以获取精确到秒的时间信息，或是对时钟进行自定义的操作，为现代社会提供了极大的方便［2］。

然而，传统的数字时钟只包含时间显示、闹钟等功能，存在一定的局限性。

本文基于单片机、温度传感器、液晶显示屏、时钟芯片、键盘模块、闹铃模块和电力支持模块等硬件，设计了一款多功能的数字时钟。

1 系统硬件组成数字时钟的硬件由七个模块组成，包括：STC89C52单片机主控芯片、DS1302时钟芯片、DS18B20温度芯片、LCD1602液晶显示模块、闹铃模块、键盘模块和电源。

基于51单片机的多功能电子钟设计1. 本文概述随着现代科技的发展，电子时钟已成为日常生活中不可或缺的一部分。

本文旨在介绍一种基于51单片机的多功能电子钟的设计与实现。

51单片机因其结构简单、成本低廉、易于编程等特点，在工业控制和教学实验中得到了广泛应用。

本文将重点阐述如何利用51单片机的这些特性来设计和实现一个具有基本时间显示、闹钟设定、温度显示等功能的电子钟。

本文的结构安排如下：将详细介绍51单片机的基本原理和特点，为后续的设计提供理论基础。

接着，将分析电子钟的功能需求，包括时间显示、闹钟设定、温度显示等，并基于这些需求进行系统设计。

将详细讨论电子钟的硬件设计，包括51单片机的选型、时钟电路、显示电路、温度传感器电路等。

软件设计部分将介绍如何通过编程实现电子钟的各项功能，包括时间管理、闹钟控制、温度读取等。

本文将通过实验验证所设计的电子钟的功能和性能，并对实验结果进行分析讨论。

通过本文的研究，旨在为电子钟的设计提供一种实用、经济、可靠的方法，同时也为51单片机的应用提供一个新的实践案例。

2. 51单片机概述51单片机，作为一种经典的微控制器，因其高性能、低功耗和易编程的特性而被广泛应用于工业控制、智能仪器和家用电器等领域。

它基于Intel 8051微处理器的架构，具备基本的算术逻辑单元（ALU）、程序计数器（PC）、累加器（ACC）和寄存器组等核心部件。

51单片机的核心是其8位CPU，能够处理8位数据和执行相应的指令集。

51单片机的内部结构主要包括中央处理单元（CPU）、存储器、定时器计数器、并行IO口、串行通信口等。

其存储器分为程序存储器（ROM）和数据存储器（RAM）。

程序存储器通常用于存放程序代码，而数据存储器则用于存放运行中的数据和临时变量。

51单片机还包含特殊功能寄存器（SFR），用于控制IO端口、定时器计数器和串行通信等。

51单片机的工作原理基于冯诺伊曼体系结构，即程序指令和数据存储在同一块存储器中，通过总线系统进行传输。

电子技术课程设计多功能数字钟学院：专业、班级：姓名：学号：指导老师：2008年12月目录1、设计任务与要求 (2)2、总体框图 (2)3、选择器件 (2)4、功能模块 (3)（1）时钟记数模块 (3)（2）整点报时驱动信号产生模块 (6)（3）八段共阴扫描数码管的片选驱动信号输出模块 (7)（4）驱动八段字形译码输出模块 (9)5、总体设计电路图 (10)（1）仿真图 (10)（2）电路图 (11)（3）管脚图 (11)6、设计心得体会 (12)一、设计任务与要求1、具有时、分、秒记数显示功能，以24小时循环计时。

2、要求数字钟具有清零、调节小时、分钟功能。

3、具有整点报时，整点报时的同时LED灯花样显示。

二、总体框图多功能数字钟总体框图如下图所示。

它由时钟记数模块（包括hour、minute、second 三个小模块）、驱动8位八段共阴扫描数码管的片选驱动信号输出模块（seltime）、驱动八段字形译码输出模块（deled）、整点报时驱动信号产生模块（alart）。

系统总体框图三、选择器件网络线若干/人、共阴八段数码管6个、蜂鸣器、hour(24进制记数器)、minute(60进制记数器)、second(60进制记数器)、alert(整点报时驱动信号产生模块)、seltime(驱动8位八段共阴扫描数码管的片选驱动信号输出模块)、deled(驱动八段字形译码输出模块)。

四、功能模块多功能数字钟中的时钟记数模块、驱动8位八段共阴扫描数码管的片选驱动信号输出模块、驱动八段字形译码输出模块、整点报时驱动信号产生模块。

(1) 时钟记数模块：<1.1>该模块的功能是：在时钟信号（CLK）的作用下可以生成波形；在清零信号（RESET）作用下，即可清零。

VHDL程序如下：LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity hour isport(clk,reset:in std_logic;daout:out std_logic_vector(5 downto 0));end entity hour;architecture fun of hour issignal count:std_logic_vector(5 downto 0);begindaout<=count;process(clk,reset)beginif(reset='0') thencount<="000000";elsif(clk' event and clk='1') thenif(count(3 downto 0)="1001") thenif(count<16#24#) thencount<=count+7;else count<="000000";end if;elsif(count<16#23#) thencount<=count+1;else count<="000000";end if;end if;end process;end fun;<1.2>VHDL程序如下：LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity minute isport(clk,clk1,reset,sethour:in std_logic;enhour:out std_logicdaout:out std_logic_vector(6 downto 0));end entity minute;architecture fun of minute issignal count:std_logic_vector(6 downto 0); begindaout<=count;process(clk,reset,sethour)beginif(reset='0') thencount<="0000000";elsif(sethour='0') thenenhour<=clk1;elsif(clk' event and clk='1') thenif(count(3 downto 0)="1001") thenif(count<16#60#) thenif(count="1011001") thenenhour<='1';count<="0000000"; else count<=count+7;end if;elsecount<="0000000";end if;elsif(count<16#60#) thencount<=count+1;enhour<='0';elsecount<="0000000";end if;end if;<1.3>VHDL程序如下：LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;ENTITY second ISPORT(clk,reset,setmin:IN STD_LOGIC;enmin:OUT STD_LOGIC;daout:out std_logic_vector(6 downto 0)); END entity second;ARCHITECTURE fun OF second ISSIGNAL count:STD_LOGIC_VECTOR(6 downto 0); BEGINdaout<=count;process(clk,reset,setmin)beginif(reset='0') thencount<="0000000";elsif(setmin='0')thenenmin <=clk;elsif(clk'event and clk='1')thenif(count(3 downto 0)="1001")thenif(count<16#60#)thenif(count="1011001")thenenmin<='1';count<="0000000";ELSE count<=count+7;end if;elsecount<="0000000";end if;elsif(count<16#60#)thencount<=count+1;enmin<='0';elsecount<="0000000";end if;end if;end process;END fun;（2）整点报时驱动信号产生模块该模块功能：在时钟信号（CLK）的作用下可以生成波形，SPEAK输出接扬声器，以产生整点报时发声。

多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。

脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。

2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。

Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。

Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。

Ⅴ具有定制控制（定小时）的闹钟功能。

Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。

该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。

秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。

将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。

整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。

校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。

目录摘要 (1)1数字钟的结构设计及方案选择 (2)1.1振荡器的选择 (2)1.2计数单元的构成及选择 (3)1.3译码显示单元的构成选择 (3)1.4校时单元电路设计及选择 (4)2 数字钟单元电路的设计 (4)2.1振荡器电路设计 (4)2.2时间计数单元设计 (4)2.2.1集成异步计数器74LS390 (5)2.2.2 用74LS390构成秒和分计数器电路 (5)2.2.3用74LS390构成时计数器电路 (6)2.2.4 时间计数单元总电路 (7)2.3译码显示单元电路设计 (7)2.4 校时单元电路设计 (7)2.5整点报时单元电路设计 (1)3 数字钟的实现电路及其工作原理 (9)4电路的搭建与调试 (10)5结束语 (10)参考文献 (11)附录1： (12)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。

诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。

因此，研究数字钟及扩大其应用，有着非常现实的意。

数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。

关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。

主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。

振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。

秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。

多功能数字闹钟电路设计实验报告
实验目的：设计一个多功能数字闹钟电路，能够显示时间、设定并响起闹铃。

实验原理：本实验采用数字集成电路实现数字显示和闹铃功能。

数字显示部分采用BCD到七段数码管解码器74LS47和共阴
七段数码管进行实现，闹铃部分采用555定时器集成电路作为发生器，通过驱动蜂鸣器发出声音。

实验仪器：多功能数字闹钟电路实验箱、数字集成电路
74LS47、七段数码管、555定时器集成电路、蜂鸣器、电源、
示波器等。

实验步骤：
1. 按照电路图连接电路。

将74LS47连接到七段数码管，将
555定时器连接到蜂鸣器和电路中相应的电源和地线。

2. 上电并调节电路供电电压。

3. 设定时间。

通过拨动开关和按钮进行时间的设定。

4. 切换闹钟状态。

通过开关切换闹钟的开启和关闭状态。

5. 监测闹钟时间。

借助示波器调整闹钟时间的精度。

6. 监测闹钟声音。

确认蜂鸣器发出的声音符合要求。

实验结果：实验中，我们成功设计并调试出了一个多功能数字闹钟电路。

通过拨动开关和按钮可以设定时间，并且可以通过切换开关来设置闹钟的开启和关闭状态。

实验中监测到的闹钟时间和声音都符合预期要求。

结论：通过本次实验，我们成功设计了一个多功能数字闹钟电路，实现了时间显示和闹铃功能。

实验结果显示该电路的性能良好，具有实用价值。

在实验中我们也学到了关于数字集成电路和定时器集成电路的使用和调试方法。

多功能数字钟设计实验报告院系：电子与通信工程学院：郭世康班级：1301学号：U202113639指导教师：唐祖平一、实验目标掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程熟悉EDA软件使用掌握Verilog HDL设计方法分模块、分层次数字系统设计二、实验容要求根本功能能显示小时、分钟、秒钟〔时、分用显示器，秒用LED〕能调整小时、分钟的时间提高要求任意闹钟；〔1分〕小时为12/24进制可切换〔1分〕报正点数〔几点钟LED闪烁几下〕〔1分〕三、实验条件Xilinx工程环境，win7操作系统，BASYS2实验板。

四、实验设计1.设计分析数字钟大体上由2个60进制计数器，1个24进制计数器构成，中间有数据选择器进展连接。

为实现提高功能，还需12进制计数和整点判断模块。

下列图为数字钟层次构造图。

2. 实验原理振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。

秒计数器计满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按24或12进制规律计数。

计数器的输送译码显示电路，即可显示出数码〔即时间〕。

计时出现误差时可以用校时电路进展校时和校分。

小时显示〔12\24〕切换电路、仿电台报时、定时闹钟为扩展电路，只有在计时主体电路正常运行的情况下才能进展功能扩展。

本实验采用Verilog HDL进展描述，然后用FPGA/CPLD实现，使用部50MHz 晶振作为时钟电路。

3. 逻辑设计实现上述功能的Verilog HDL 程序如下。

实现根本功能的程序分为两层次四个模块，底层有3个模块构成，即6进制计数器模块，10进制计数器模块和24进制计数器模块，顶层有一个模块，他调用底层的3个模块完成数字中的计时功能。

moduletimeclock(Hour,Minute,Second,CP,nCR,EN,Adj_Min,Adj_Hour,number,Light,clk,temp,c hange,AMTM,dingdong);output [7:0] Hour,Minute,Second;output [3:0] Light,temp;output [6:0] number;output clk,AMTM,dingdong;//clk为分频之后的时钟信号，频率为1Hz，AMTM为24进制转换12进制时说明上下午的变量，dingdong为整点报时时的闪烁信号。

多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。

可以使用七段显示器来显示数字。

2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。

3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。

4.日历功能：设计一个日历功能，可以显示当前的日期和星期。

5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。

6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。

7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。

8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。

这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。

目录1..............设计整体思路2.............基本原理3.............单元电路设计及单元电路4..............安装调试步骤5..............故障分析与电路改进6..............总结与体会7..............参考文献8..............附录（元器件清单及总电路图）一．设计的整体思路：1.课程设计要求：要用时序逻辑电路设计出一个多功能可调的数字钟，这个数字钟要可调，能显示时分秒，并且要能准确的显示。

2.设计的目的：1 掌握集成电路的引脚安排2 掌握各芯片的逻辑功能及使用方法3 理解数字钟的组成和工作原理4 熟悉数字钟的设计与制作要求：时间以24小时为一个计时周期显示时分秒有校时功能，可以分别对时分进行校时计数器有整点报时功能须有晶体振荡器提供表针时间基准信号画出电路原理图元器件及参数选择电路仿真及调试自行装配和调试，并能发现问题和解决问题编写设计报告二．基本原理及其框图1.主电路是由一个4060芯片，六个74161四位同步二进制计数器和六个CD4511七段显示译码器构成。

其中4060是用来产生始终脉冲信号，74161是用来计数的工作时，每秒一次的方波作为“秒”脉冲信号，因每分钟有60秒，所以“秒”计数器为六十进制计数器，“分”的计数器亦同，而“时”采用二十四进制计数器。

当“秒”计数器满60时，输出秒进位脉冲，送“分”计数器；当“分”计数器满60时，输出“分”进位脉冲，送“时”计数器计数；当“时”计数器满24小时候，“时”“分”“秒”计数器同时自动复零。

每个计数器输出均要经过译码器，显示器显示时钟的“时”“分”“秒”。

三．单元电路设计及单元电路1.如图所示：多谐振荡器该电路由一个4060，一个晶振和一个10M电阻两个22pf电容组成.如图所示2.译码显示电路如图所示：该电路由一个4511BD芯片与共阴极数码管构成图3——1该电路时有两个74LS161和一个74LS04与门，两个数码管和两个的CD4511译码器构成，他们构成一个六十进制计数器，是用来显示秒。

教材：《VHDL硬件描述语言与数字逻辑电路设计》候伯亨 顾新西安电子科技大学参考书：《EDA与数字系统设计》李国丽等机械工业出版社一、多功能数字钟的设计1、数字系统设计问题设计一个能进行时、分、秒计时的12h制或24h制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对时、分和秒进行手动调节，以校准时间，每逢整点．产生报时音报时。

其系统框图如图1-1所示。

1-1数字钟的系统框图2、设计提示此设计问题可分为主控电路、计数器模块和扫描显示三大部分，其中计数器部分的设计是已经非常熟悉的问题，只要掌握六十进制、十二进制的计数规律，用同步计数或异步计数都可以实现，扫描显示模块也已经介绍过，所以主控电路中各种特殊功能的实现是这个设计问题的关键。

用两个电平信号A、B进行模式选择，其中，AB＝00为模式0，系统为计时状态；AB ＝01为模式1，系统为手动校时状态；AB=10为模式2，系统为闹钟设置状态。

设置一个turn信号，当turn＝0时，表示在手动校对时，选择调整分部分；当turn=1 时，表示在手动校对时，选择调整时部分。

设置一个change信号，在手动校时或闹钟设置模式下，每按一次，计数器加1。

设置一个reset信号，当reset＝0时，整个系统复位；当reset=1时，系统进行计时或其他特殊功能操作。

设置一个关闭闹钟信号reset1，当reset1=0时，关闭闹铃信号：reset1=1可对闹铃进行设置。

设置状态显示信号(发光二极管)：LD_alert指示是否设置了闹铃功能；LD_h指示当前调整的是时信号；LD_m指示当前调整的是分信号。

当闹铃功能设置后(LD_atert=1，系统应启动一个比较电路，当计时与预设闹铃时间相等时，启动闹铃声，直到关闭闹铃信号有效。

整点报时由分和秒计时同时为0〔或60)启动，与闹铃声共用一个扬声器驱动信号out。

系统计时时钟为clk＝1Hz，选择另—个时钟clk_1k＝1024Hz作为产生闹铃声、报时音的时钟信号。

多功能数字钟的设计及制作1.设计分析本次设计的数字钟具有校时功能。

我们需要在先设计一个基本的数字钟，然后在此基础上增加校时电路。

一个基本的数字钟由三个部分组成：秒脉冲产生电路，计数电路，译码显示电路，然后就是加上校时电路，一个四部分构成了本次设计的多功能数字钟，其总体方框图如图1-1图1-1 总体方框图2.设计内容2.1秒脉冲产生部分本设计使用由555定时器构成的多谐振荡器来产生1HZ的信号。

虽然此振荡器没有石英晶体稳定度和精确度高，由于设计简单而成为了设计时的首选。

只要在555定时器电路外部配上两个电阻及两个电容元件，并将某些引脚相连，就可以方便地构成多谐振荡器。

555定时器是数字脉冲产生的核心芯片，所以在了解其原理之前，我们需了解555定时器。

555定时器逻辑符号如图2-1所示：图2-1 555定时器逻辑符号管脚功能如表2-1所示：图2-2 秒脉冲电路根据原理和元件图，结合一阶电路暂态过程的三要素法，可以计算出充放电的时间，两者相加即为脉冲周期，脉冲周期的倒数即为脉冲频率。

充电过程的方程式： 2/3Vcc=Vcc+（1/3Vcc-Vcc）e（t1/RC）t1=(R1+R2)C*㏑2=0.7（R1+R2）C放电过程的方程式： 1/3Vcc=0+（2/3Vcc-0）e（t1/RC）t2=R2*C㏑2=0.7R2*C脉冲周期为： t=t1+t2=0.7（R1+2R2）C脉冲频率为： f=1/t=1.43/（R1+2R2）C令R1=15k，R2=68k，C=0. 01F，（其中0.01F的电容的作用是防干扰的）代入数据，计算得，f=0.94HZ≈1HZ基本满足实验要求。

2.2计数部分计数部分的核心芯片是74LS9074LS90是二---五---十进制异步计数器。

它有两个时钟输入CKA和CKB，其中,CPA和Q0组成一位二进制计数器，CKB和Q1Q2Q3组成五进制计数器，若将Q0与CKB相连接，时钟脉冲从CKA输入，则构成了84212BCD码十进制计数器。

目录1前言 (1)2总体方案设计 (2)2.1设计内容 (2)2.2设计内容 (2)2.3方案论证 (3)2.4方案选择 (4)3单元模块设计 (5)3.1各单元模块功能介绍及电路设计 (5)3.1.1 温度采集电路 (5)3.1.2 DS1302时钟电路 (5)3.1.3 串行通信接口电路 (6)3.1.4 USB连接电路 (6)3.1.5 按键电路 (7)3.1.6液晶显示显示电路 (7)3.2特殊器件介绍 (7)3.2.1 STC89C52单片机芯片 (7)3.2.2 DS1302介绍 (8)3.2.3 温度传感器DS18B20 (9)3.2.4 液晶显示LCD1602 (9)4软件设计 (10)4.1软件选择 (10)4.2软件设计流程 (10)4.2.1 温度采集流程 (11)4.2.2 日期数据处理流程 (12)5系统的仿真及调试 (13)5.1系统仿真 (13)5.2硬件调试 (13)5.3软件调试 (14)6结论 (16)7总结与体会 (17)7.1设计小结 (17)7.2设计收获及改进 (17)7.3致谢 (17)8参考文献 (18)附录： (19)1前言单片机是指一个集成在一块芯片上的完整计算机系统。

尽管他的大部分功能集成在一块小芯片上，但是它具有一个完整计算机所需要的大部分部件：CPU、内存、内部和外部总线系统，目前大部分还会具有外存。

同时集成诸如通讯接口、定时器，实时时钟等外围设备。

而现在最强大的单片机系统甚至可以将声音、图像、网络、复杂的输入输出系统集成在一块芯片上。

单片机也被称为微控制器（Microcontroller），它不是完成某一个逻辑功能的芯片,而是把一个计算机系统集成到一个芯片上。

概括的讲：一块芯片就成了一台计算机。

它的体积小、质量轻、价格便宜、为学习、应用和开发提供了便利条件。

单片机诞生于20世纪70年代末，经历了SCM、MCU、SOC三大阶段。

STC单片机完全兼容51单片机,并有其独到之处,其抗干扰性强,加密性强,超低功耗,可以远程升级,内部有专用复位电路,价格也较便宜,由于这些特点使得 STC 系列单片机的应用日趋广泛。

摘要电子钟在日常生活中最常见，应用也最广泛。

作为一种定时工具被广泛的使用在生产生活的各方面。

人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。

而电子钟表具有价格便宜，质量轻，定时误差小等优点，被广泛的应用在生产，生活的各个方面。

由于电子钟的能提供精确定时又被广泛的运用在测量之中。

此电子钟采用单片机进行设计，8 段数码通过单片机进行刷新显示。

其设计的产品除了单片机之外没有用到其他集成块，使其成本可以大大降低，而其便于维修。

成品可以被广泛的用于公共场所，匾额装饰，以及教案等方面。

本文主要就是设计一款数字钟， AT89C51 单片机为核心，以配备 LED 显示模块、键盘输入模块、等功能模块。

数字钟采用 24 小时制方式显示时间，定时信息以及年月日显示等功能。

文章的核心主要从硬件设计和软件编程两个大的方面。

1目录摘要...... 1 1 设计要求及方案确定...... 3 1.1 设计要求...... 3 1.2 方案确定...... 3 2 硬件电路设计及描述...... 3 2．1 确定元器件的型号及参数...... 3 2.1.1 单片机的选择...... 3 2.1.2 AT89C51 单片机的介绍...... 5 2.1.3 LED 数码管显示模块...... 7 2.1.4 键盘输入模块 (8)2.1.5 闹铃模块...... 8 2.1.6 电源电路...... 8 2.1.7 蜂鸣器的介绍...... 9 2.2 硬件电路图 (10)3 软件设计...... 10 3.1 程序结构设计...... 10 3.1.1 程序结构...... 10 3.1.2 主要程序模块清单...... 11 3.2 程序...... 14 4 参考文献...... 17 结束语 (18)211.1 设计要求设计要求及方案确定利用单片机设计制作具有下列功能的数字钟：①自动计时，由 6 位 LED 显示器显示时、分和秒②具备调整功能，可以直接由 0～9 数字键设置当前时间；③具备定时闹钟功能。

.EDA设计使用Quartus II进行多功能数字钟设计院系：机械工程专业：车辆工程姓名：张小辉学号：115101000151指导老师：蒋立平、花汉兵时间：2016年5月25日摘要本实验是电类综合实验课程作业，需要使用到QuartusⅡ软件，（Quartus II 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程）。

本实验需要完成一个数字钟的设计，进行试验设计和仿真调试，实验目标是实现计时、校时、校分、清零、保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。

关键字：电类综合实验QuartusⅡ数字钟设计仿真AbstractThis experiment is electric comprehensive experimental course work and need to use the Quartus II software, Quartus II is Altera integrated PLD / FPGA development software, schematic and VHDL, Verilog HDL and AHDL (Altera hardware description language support) etc. a variety of design input form, embedded in its own synthesizer and simulator can complete hardware configuration complete PLD design process from design entry to). The need to complete the design of a digital clock, and debug the design of experiment and simulation, the experimental goal is to achieve timing, school, reset, keep and the whole point timekeeping and other basic functions, and then download to the smartsopc experimental system debugging and validation.Key words: Electric power integrated experiment Quartus II Digital clock design Simulation目录EDA设计 (1)摘要 (2)目录 (4)一、设计要求[1] (5)二、工作原理[2] (6)三、各模块说明[3] (7)1、分频模块 (7)2、计时模块 (9)3、动态显示模块[3] (11)4、校分与校时模块 (11)5、清零模块 (13)6、保持模块 (13)7、报时模块 (13)四、总电路的形成 (15)五、调试、编程下载 (16)六、试验中出现的问题及解决办法 (17)七、实验收获与感受 (18)八、参考文献 (19)一、设计要求[1]1.设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。

多功能数字钟设计实验报告多功能数字钟设计实验报告一、引言数字钟是一种常见的时间显示设备，其简洁明了的显示方式受到了广泛的欢迎。

然而，随着科技的不断发展，人们对于数字钟的功能要求也越来越高。

本实验旨在设计一款多功能数字钟，以满足人们对于时间显示设备的更多需求。

二、设计原理1. 时间显示：数字钟应能准确地显示当前的时间，包括小时、分钟和秒钟。

为了实现精确的时间显示，我们采用了基于晶体振荡器的时钟电路，并结合数码管显示技术，使得时间能够以数字形式直观地呈现。

2. 日期显示：除了时间显示外，数字钟还应具备日期显示的功能。

我们通过添加一个实时时钟模块，可以获取当前的日期信息，并通过数码管显示出来。

3. 闹钟功能：为了提醒用户重要的时间节点，我们在数字钟中加入了闹钟功能。

用户可以设置闹钟的时间，并在到达设定时间时，数字钟会发出声音或震动来提醒用户。

4. 温湿度显示：为了更好地满足用户的需求，我们还在数字钟中添加了温湿度显示功能。

通过接入温湿度传感器，数字钟可以实时监测当前的温度和湿度，并将其显示在数码管上。

5. 其他功能：除了以上功能外，我们还可以根据用户需求进行扩展，如倒计时功能、闪烁效果等。

三、实验步骤1. 硬件设计：根据设计原理，我们需要选择合适的元器件进行电路的搭建，包括晶体振荡器、数码管、实时时钟模块、温湿度传感器等。

2. 电路连接：根据电路原理图，将各个元器件按照正确的连接方式进行连接，确保电路的正常工作。

3. 程序编写：通过编写合适的程序代码，实现数字钟的各项功能。

包括时间显示、日期显示、闹钟功能、温湿度显示等。

4. 调试测试：在完成硬件连接和程序编写后，我们需要对数字钟进行调试测试，确保各项功能的正常运行。

可以通过模拟不同的时间、设置不同的闹钟时间等来测试数字钟的稳定性和准确性。

5. 优化改进：根据实际测试结果，我们可以对数字钟进行优化改进，提高其性能和稳定性。

例如，优化显示效果、增加功能扩展等。

多功能数字钟电路设计
多功能数字钟电路可以用来显示时间、日期、闹钟和定时器等功能。

下面是一个简单的多功能数字钟电路设计，它基于CD4511七段译码器和CD4543 BCD-七段译码器。

1. 时间显示功能
为了显示时间，我们需要使用CD4543 BCD-七段译码器。

该译码器接收来自实时时钟（RTC）模块的BCD编码输出。

RTC模块可以用来跟踪时间和日期，它通常包括一个晶体振荡器、计数器和存储器。

BCD 编码输出通过CD4543译码器转换为七段LED显示。

2. 日期显示功能
类似于时间显示功能，日期显示也需要使用RTC模块。

RTC模块可以提供年份、月份和日期的BCD编码输出。

这些编码输出通过CD4543译码器转换为七段LED显示。

3. 闹钟功能
闹钟功能可以通过计时器和比较器实现。

我们可以使用555定时器作
为计时器，它可以生成一个固定的时间间隔。

然后，我们可以使用一个比较器来比较当前时间和闹钟时间。

如果它们匹配，闹钟就会响起。

4. 定时器功能
定时器功能可以通过555定时器来实现。

我们可以设置计时器的时间间隔，并使用CD4511七段译码器来显示剩余时间。

当定时器完成计时时，它可以触发一个报警器或执行其他操作。

总之，多功能数字钟电路可以实现时间、日期、闹钟和定时器等多种功能。

这些功能可以通过RTC模块、CD4511七段译码器、CD4543 BCD-七段译码器和555定时器等元件来实现。