数字逻辑第一次大作业

数字逻辑实验报告（1）姓 名：学 号：班 级：CS指 导 教 师：计算机科学与技术学院2018年 5 月 22 日数字逻辑实验报告系列二进制加法器设计预习报告一、系列二进制加法器设计1、实验名称系列二进制加法器设计。

2、实验目的要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。

通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。

3、实验所用设备Logisim2.7.1软件一套。

4、实验内容对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体内容如下。

（1）一位二进制半加器设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。

输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。

（2）一位二进制全加器设计一个一位二进制全加器，电路有三个输入A、B和Ci ，两个输出S和Co。

输入A、B和Ci 分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。

（3）串行进位的四位二进制并行加法器用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S和C 4。

输入A= A3A2A1A、B= B3B2B1B和C分别为被加数、加数和来自低位的进位，输出S= S3S2S1S和Co为本位和和向高位的进位。

（4）先行进位的四位二进制并行加法器利用超前进位的思想设计一个先行进位的四位二进制并行加法器，电路有九个输入A 3、A 2、A 1、A 0、B 3、B 2、B 1、B 0和C 0，五个输出S 3、S 2、S 1、S 0和C 4。

输入A= A 3A 2A 1A 0、B= B 3B 2B 1B 0和C 0分别为被加数、加数和来自低位的进位，输出S= S 3S 2S 1S 0和C o 为本位和和向高位的进位。

一、 填空题（20分，每空2分） 1、(52.4)16 = ( )10 = ( )8421BCD 。

2、十进制数33的余3码为 。

3、二进制数100110的格雷码是 。

4、函数)D A(C C B B A +++=F ，则F = ，F '= 。

5、将2019个“1”异或得到的结果是 。

6、一个由n 变量构成的最小项有 个相邻最小项。

7、门电路的输入、输出高电平赋值为 ，低电平赋值为 ，这种关系称为负逻辑关系。

二、 化简题 （80分，每小题20分） 1、求逻辑函数)(),,(C A C A B C B AC C B A F +++=的最简与非-与非表达式。

2、用卡诺图法求逻辑函数∑=)14
12
10,8,7,6,3,2(),,,(，，m D C B A Y 的最简与或表达式。

作业纸正反面可答题但此区域（装订线外）正反面均不能答题
3、 用卡诺图法求逻辑函数∑∑+=)15,14,13,12,11,10()9,8,7,5,2,0(),,,(d m D C B A Y 的最简与或表达式。

4、请用卡诺图法将下列逻辑函数化成最简与或表达式。

0)(),,,(=+++⊕=CD AB D C A C B A D C B A D C B A F 且
作业纸正反面可答题但此区域（装订线外）正反面均不能答题。

第一章 数字逻辑基础 作业及参考答案P431-7 列出下列问题的真值表，并写出逻辑函数表达式（1）3个输入信号A 、B 、C ，如果3个输入信号都为1或其中两个信号为0，输出信号F 为1，其余情况下输出信号F 为0 。

（2）4个输入信号A 、B 、C 、D ，如果4个输入信号出现偶数个0时，输出信号F 为1，其余情况下，输出信号F 为0.（1）解：根据题意列出真值表如下：（2）解：根据题意列出真值表如下：ABC C B A C B A C B A F +++=ABCD D C AB D C B A D C B A D BC A D C B A D C AB D C B A F +++++++=1-8 写出下列函数的反函数表达式和对偶函数表达式解：（1）C AB F += C B A F ⋅+=)( C B A F ⋅+=)('（2）C B A F +⊕= C B A F +⊕=C B A B A F ⋅+⋅+=)()('（3）E BD AC D B A F )()(+++= ])()[()]([E D B C A D B A F ++⋅+⋅++= ])()[()('E D B C A BD A F ++⋅+⋅+=(4) CD A C B A B A F ++=)( )(CD A C B A B A F ++=)()('D C A C B A B A F ++⋅+++=1-9 证明下列等式（1）))(())()((C A B A C B C A B A ++=+++证明：))(())()((C B BC B A AC C B C A B A +++=+++BC BC A B A AC ABC ++++=BC B A AC ++=))((C A B A ++= 证毕。

（2）E CD A E D C CD A ABC A ++=++++)(证明：E D C CD A A E D C CD A ABC A )()(+++=++++ E D C A E D C D C A E D C CD A +++=++++=+++=)()(E CD A ++=证毕。

一．“七段数码管字形发生器”真值表（支持共阴极，1亮0灭）二．卡诺图化简：三．在Quartus 中，建工程，采用原理图设计方法，画整体电路图，设定I/O ，编译纠错第一次编译出错，Input与Output中部分名称重复，改Input中“A”为“In-A”，B、C、D同理。

第二次编译通过。

四．在Quartus中，对所设计的电路进行整体功能仿真：五．仅采用与非门实现的解决方案：根据摩根代换定律，将a~f的表达式改为与非式，在Quartus中重新用原理图的方法画出整体电路图，设定I/O，根据新表达式在电路中适当添加非门，编译纠错。

并对电路功能进行整体仿真。

六．支持共阳极数码管的解决方案：将a~f的输出信号按位取反。

即在各信号输出之前添加非门。

七．填写真值表：八．自定义三个4变量功能函数（不能重复前面的三变量函数功能），填写真值表：九．小结：首先明白了数码管工作原理后，通过写出a~f输出变量的表达式熟练了将真值表在卡诺图上表示的方法。

（由于BD字样不易显示，选用小写b和d）之后在摸索中掌握了Quartus中原理图的使用方法。

第一次编译得知在定义名称时字母不区分大写小写，A与a 将被视为重复命名。

第二次只是有几个warnings，给忽略了。

进行仿真时，由于和原理图设计是分两次进行的，在选择“Node Finder...”插入节点时系统没有自动选中我之前保存的bdf文件，显示“No node available”。

重新打开之前的工程文件重试后成功。

在仿真时不知道是否应该将ABCD连续设置16次分别观察是否显示0~F，还是将输入信号设为随即信号，整体观察。

后来一想没啥区别，后者逐个信号竖向观察就能知道显示的数字对不对，还更方便。

观察仿真波形发现，在固定输入信号时，确实输出的信号符合要求。

选做题没想出好方法，觉得只有同时连两条线路才可实现。

其实已开始对这个软件真是无从下手。

多亏几个朋友对我的帮助，我才掌握了基本使用方法。

..一．“七段数码管字形发生器”真值表（支持共阴极，1亮0灭）二．卡诺图化简：三．在Quartus 中，建工程，采用原理图设计方法，画整体电路图，设定I/O ，编译纠错第一次编译出错，Input与Output中部分名称重复，改Input中“A”为“In-A”，B、C、D同理。

第二次编译通过。

四．在Quartus中，对所设计的电路进行整体功能仿真：五．仅采用与非门实现的解决方案：根据摩根代换定律，将a~f的表达式改为与非式，在Quartus中重新用原理图的方法画出整体电路图，设定I/O，根据新表达式在电路中适当添加非门，编译纠错。

并对电路功能进行整体仿真。

六．支持共阳极数码管的解决方案：将a~f的输出信号按位取反。

即在各信号输出之前添加非门。

七．填写真值表：八．自定义三个4变量功能函数（不能重复前面的三变量函数功能），填写真值表：九．小结：首先明白了数码管工作原理后，通过写出a~f输出变量的表达式熟练了将真值表在卡诺图上表示的方法。

（由于BD字样不易显示，选用小写b和d）之后在摸索中掌握了Quartus中原理图的使用方法。

第一次编译得知在定义名称时字母不区分大写小写，A与a 将被视为重复命名。

第二次只是有几个warnings，给忽略了。

进行仿真时，由于和原理图设计是分两次进行的，在选择“Node Finder...”插入节点时系统没有自动选中我之前保存的bdf文件，显示“No node available”。

重新打开之前的工程文件重试后成功。

在仿真时不知道是否应该将ABCD连续设置16次分别观察是否显示0~F，还是将输入信号设为随即信号，整体观察。

后来一想没啥区别，后者逐个信号竖向观察就能知道显示的数字对不对，还更方便。

观察仿真波形发现，在固定输入信号时，确实输出的信号符合要求。

选做题没想出好方法，觉得只有同时连两条线路才可实现。

其实已开始对这个软件真是无从下手。

多亏几个朋友对我的帮助，我才掌握了基本使用方法。

福师10秋学期《数字逻辑》在线作业一和二（答案供参考）第一篇：福师10秋学期《数字逻辑》在线作业一和二(答案供参考) 福师10秋学期《数字逻辑》在线作业一和二(答案供参考).txt会计说：“你晚点来领工资吧，我这没零钱。

”你看得出我擦了粉吗？虽然你身上喷了古龙水，但我还是能隐约闻到一股人渣味儿。

既宅又腐，前途未卜。

既宅又腐，前途未卜。

你被打胎后是怎么从垃圾桶里逃出来的?史上最神秘的部门：有关部门。

不可否认，马赛克是这个世纪阻碍人类裸体艺术进步最大的障碍！一、单选题（共 24 道试题，共 48 分。

）1.101键盘的编码器输出（C）位二进制代码A.2B.6C.7D.82.在何种输入情况下，“或非”运算的结果是逻辑1(A）.A.全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为13.在下列逻辑电路中，不是组合逻辑电路的有（D）A.译码器B.编码器C.全加器D.寄存器4.以下电路中，加以适当辅助门电路，（B）适于实现单输出组合逻辑电路A.奇偶校验器B.数据选择器C.数值比较器D.七段显示译码器5.逻辑变量的取值１和０不可以表示(C）.A.开关的闭合、断开B.电位的高、低C.数量的多少D.电流的有、6.若在编码器中有50个编码对象，则要求输出二进制代码位数为（B）位A.5B.6C.10D.507.一位十六进制数可以用(C）位二进制数来表示A.1B.2C.4D.168.一个8选一数据选择器的数据输入端有（D）个A.1B.2C.3D.89.以下代码中为无权码的为(C）.A.8421BCD码B.5421BCD码C.余三码D.2421码10.一个16选一的数据选择器，其地址输入（选择控制输入）端有（C）个.A.1B.2C.4D.1611.与模拟电路相比，数字电路主要的优点不包括(A）.A.容易设计B.通用性强C.保密性好D.抗干扰能力强12.以下代码中为恒权码的为(B）.A.循环码B.5421BCD码C.余三码D.格雷码13.逻辑函数的表示方法中具有唯一性的是(A）.A.真值表B.表达式C.逻辑图D.时序图14.十进制数25用8421BCD码表示为(B）.A.10 101B.0010 0101C.100101D.1010115.与八进制数(47.3）8等值的数为(A）.A.(100111.011）2B.(27.8）16C.(27.3）16D.(100111.11）216.常用的BCD码有(C）.A.奇偶校验码B.格雷码C.8421码D.汉明码17.A+BC=(C）.A.A+BB.A+CC.（A+B）（A+C）D.B+C18.组合逻辑电路消除竞争冒险的方法有（A）A.修改逻辑设计B.在输出端接入缓冲电路C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰19.在何种输入情况下，“与非”运算的结果是逻辑0(D）.A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是120.与十进制数（53.5）10等值的数或代码为(A）.A.(0101 0011.0101）8421BCDB.(36.8）16C.(100101.1）2D.(65.7）821.多谐振荡器可产生（B）A.正弦波B.矩形脉冲C.三角波D.锯齿波22.当逻辑函数有n个变量时，共有(D）个变量取值组合？A.nB.2nC.n的平方D.2的n次方23.8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中A.1B.2C.4D.824.在一个8位的存储单元中，能够存储的最大无符号整数是(D）.A.（256）10B.（127）10C.（FE）16D.（255）10二、多选题（共 5 道试题，共 10 分。

数字逻辑第一次实验报告-模板n数字逻辑实验报告（1）数字逻辑实验1一、系列二进制加法器设计50% 二、小型实验室门禁系统设计50%总成绩姓名：学号：班级：CS指导教师：计算机科学与技术学院评语：（包含：预习报告内容、实验过程、实验结果及分析）2018年5 月22 日数字逻辑实验报告系列二进制加法器设计预习报告一、系列二进制加法器设计1、实验名称系列二进制加法器设计。

2、实验目的要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。

通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。

3、实验所用设备Logisim2.7.1软件一套。

4、实验内容对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体内容如下。

（1）一位二进制半加器设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。

输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。

（2）一位二进制全加器设计一个一位二进制全加器，电路有三个输入A、B和Ci ，两个输出S和Co。

输入A、B和Ci 分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。

（3）串行进位的四位二进制并行加法器用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S 0和C4。

输入A= A3A2A1A、B= B3B2B1B和C分别为被加数、加数和来自低位的进位，输出S= S3S2S1S和Co为本位和和向高位的进位。

（4）先行进位的四位二进制并行加法器利用超前进位的思想设计一个先行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S和C4。

数字逻辑实验报告（1）团队成员：报告人：实验指导教师：报告批阅教师：计算机科学与技术学院20 年月日学生姓名：学号：所在班级：一、实验内容组合逻辑电路的设计二、实验目的1.熟悉DICE-SEM数字逻辑实验箱的使用方法；2.掌握逻辑门功能的测试方法；3.掌握组合逻辑电路的分析和设计方法；4.掌握组合逻辑电路的功能测试方法。

三、实验所用组件四、实验要求1.一位全加/全减法器的实现（必选）设计一个全加全减法器，电路有四个输入M、A、B、和C in，两个输出S和C o。

要求如下：（1）M=0时，电路实现加法运算。

输入端A、B、和C in分别为被加数、加数和来自低位的进位，输出S和C o为本位和和向高位的进位；（2）M=1时，电路实现减法运算。

输入端A、B、和C in分别为被减数、减数和来自低位的借位，输出S和C o为本位差和向高位的借位。

2.舍入与奇偶检测电路的设计（必选）设计一个舍入与奇偶检测电路，该电路输入为8421码，输出为F1和F2。

要求如下：F1为四舍五入的输出信号，F2为奇偶检测输出信号。

当电路检测到输入的代码大于或等于(5)10时，输出F1=1，否则F1=0；当输入代码中的1的个数为奇数个时，输出F2=1，否则F2=0。

3.四路选择器的实现（可选）设计一个四路选择器，电路有6个输入端A1，A0，OE，D0，D1，D2，D3，一个输出学生姓名：学号：所在班级：端Y 。

要求如下：OE 为使能控制端，A 1，A 0为数据选择控制端，D 0，D 1，D 2，D 3为数据输入端。

当1=OE 时，电路不工作，输出为高阻状态； 当0=OE 时，电路工作，输出Y 由A 1，A 0决定，即： 当A 1A 0=00时，Y= D 0； 当A 1A 0=01时，Y= D 1； 当A 1A 0=10时，Y= D 2； 当A 1A 0=11时，Y= D 3。

附：三态、六总线驱动器74LS244的管脚图和逻辑表达式如图1和表1所示。

⼤⼀数字逻辑⼤作业⼤⼀数字逻辑⼤作业——乒乓球⽐赛模拟机的设计题⽬：乒乓球⽐赛模拟机的设计院系：计算机科学与技术学院专业年级：姓名与学号：指导⽼师2018年6⽉18⽇⽬录1 绪论1.1设计⽬的 (3)1.2设计要求 (3)2 电路组成及⼯作原理2.1系统逻辑模型 (3)2.1.1系统模块功能 (4)2.2系统模块结构 (4)2.2.1全局控制模块 (4)2.2.1.1速度调节单元 (5)2.2.1.2连续四脉冲发⽣单元 (5)2.2.1.3数据初始化单元 (5)2.2.1.4 模块总体设计展⽰ (6)2.2.1.4.1逻辑电路图 (6)2.2.1.4.2波形图 (6)2.2.2中央控制模块 (6)2.2.2.1程序综述 (6)2.2.2.2代码实现 (6)2.2.2.3实现效果 (9)2.2.3计数模块 (10)2.2.3.1单局⽐分计数单元 (10)2.2.3.2数据清零单元 (10)2.2.3.3数码管显⽰单元 (11)2.2.4附加功能描述 (12)2.2.4.3 延时3秒发球 (12)3 调试过程…………………………………………………………………………3.1 Verilog代码bug (13)3.2烧录过程报错 (13)4 设计结论 (14)5 设计⼼得与总结 (15)附录⼀：总体器件表及相关器件的功能表、管脚分布 (15)附录⼆：总体设计图 (16)附录三：仿真结果 (17)附录四：⼯作说明 (18)参考⽂献 (18)1绪论随着科学技术的发展，⼈类社会已进⼊到⾼度发达的信息化社会, 信息社会的发展离不开电⼦产品的进步。

现代电⼦产品的发展越来越快, 各种新型电⼦元器件和智能化的电⼦产品已经在国民经济的各个领域和⼈民⽣活的各个⽅⾯得到了⽇益⼴泛的应⽤。

实现这种进步的主要原因就是⽣产制造技术和电⼦设计技术的发展。

乒乓球游戏机控制电路是有甲、⼄双⽅参赛，⾃动控制发“球”的两⼈乒乓球游戏机；它能完成⾃动裁判和⾃动计分，是⼀个带数字显⽰的模拟游戏机。