第4节 直接存储器存取

《单片微型计算机原理及应用》习题参考答案姜志海刘连鑫王蕾编著电子工业出版社目录第1章微型计算机基础 (2)第2章半导体存储器及I/O接口基础 (4)第3章MCS-51系列单片机硬件结构 (11)第4章MCS-51系列单片机指令系统 (16)第5章MCS-51系列单片机汇编语言程序设计 (20)第6章MCS-51系列单片机中断系统与定时器/计数器 (26)第7章MCS-51系列单片机的串行口 (32)第8章MCS-51系列单片机系统扩展技术 (34)第9章MCS-51系列单片机键盘/显示器接口技术 (36)第10章MCS-51系列单片机模拟量接口技术 (40)第11章单片机应用系统设计 (44)第1章微型计算机基础1．简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。

运算器是计算机处理信息的主要部分；控制器控制计算机各部件自动地、协调一致地工作；存储器是存放数据与程序的部件；输入设备用来输入数据与程序；输出设备将计算机的处理结果用数字、图形等形式表示出来。

通常把运算器、控制器、存储器这三部分称为计算机的主机，而输入、输出设备则称为计算机的外部设备（简称外设）。

由于运算器、控制器是计算机处理信息的关键部件，所以常将它们合称为中央处理单元CPU（Central Process Unit）。

2．微处理器、微型计算机、微型计算机系统有什么联系与区别？微处理器是利用微电子技术将计算机的核心部件（运算器和控制器）集中做在一块集成电路上的一个独立芯片。

它具有解释指令、执行指令和与外界交换数据的能力。

其内部包括三部分：运算器、控制器、内部寄存器阵列（工作寄存器组）。

微型计算机由CPU、存储器、输入/输出（I/O）接口电路构成，各部分芯片之间通过总线（Bus）连接。

以微型计算机为主体，配上外部输入/输出设备、电源、系统软件一起构成应用系统，称为微型计算机系统。

1. 微程序---实现一条指令功能的微指令序列3. DMA---直接存储器存取4. LRU算法----最近最少使用算法5. 虚拟存储器---用外存作为内存的后备，使计算机可以执行大于实际内存空间的程序1. 相联存储器--—-按内容定址的存储器，即CAM2. 中断嵌套—---高优先级的中断源打断正在执行的低优先级的中断服务程序3. 隐含寻址—---操作数地址隐含在操作码中4. 先行进位—---向高位的进行完全由参加运算的数据和最低位的进位决定5. 中断向量—---中断服务程序入口地址1.pc----是程序计数器，保存下一条指令的地址。

2.ir-----是指令寄存器，保存当前正在执行的一条指令。

3.加速比-----是不用流水线所花的时间与用流水线所花的时间之比。

4.在机器的一个cpu周期中，一组实现一定操作功能的微命令的组合，构成一条微指令。

5.刷新周期----是指上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍之间的时间。

1. 位扩展--—在单个存储芯片达不到存储器要求的宽度(位数)时，用多个芯片来扩展每个存储单元的位数。

2. 总线带宽--—总线本身所能达到的最高传输率，单位是兆字节每秒(MB/s)3. 存储密度—--分道密度和位密度，道密度是沿磁盘半径方向单位长度上的磁道数道/ 位密度---是磁道单位长度上能记录的二进制代码的位数，单位是位/英寸4. 互斥性微命令----—不能在同时或不能在同一个CPU周期内并行执行的微操作5.多级中断--—多个中断源按各中断事件的轻重缓急程序不同而分成若干个级别，每一中断级别分配一个优先权。

一般而言，优先权高的中断源可以打断优先权低的中断服务程序，以实现嵌套方式进行工作。

1.字扩展----在单个存储芯片达不到存储器要求单元数时，用多个芯片来扩展单元数2.相容性微操作-----能在同时或在同一个CPU周期内并行执行的微操作3.位密度—---磁道单位长度上能记录的二进制代码的位数，单位是位/英寸单级中断—---无论是多少个中断源，同属一个级别，当响应某一中断请求时，执行该中断源的中断服务程序，直到服务结束才响应新的中断请求。

ADSP处理器PPI接口和DMAADSP处理器的并行外设接口PPIADSP处理器的DMAADSP处理器的并行外设接口PPIPPI概述PPI接口是ADSP‐BF533新推出的一种外部接口，全称为并行外围接口，是数据高速传输专用的半双工双向通道。

该接口包括16位接口是数据高速传输专用的半双工双向通道该接口包括的数据传输线、3个同步信号和一个时钟信号。

与其它DSP通用并行数据的区别在于行数据口的区别在于：不需要地址线配合，直接与DMA通道整合，读写数据时自动地址增减。

由于去掉了地址线，减少了电路设计时地址线布线的面积。

而且由于传输道而且，由于PPI接口具有专门的DMA传输道，DSP内核可以在数据传输的同时进行高速数据处理，大大提高了DSP的效率。

具有帧同步信号，不产生读信号和写信号。

其它DSP每读写一个数据都会产生一个读写信号，而PPI提供的3个同步信号均是帧同步信号，每帧数据传输前产生一个高电平的同步信号。

这些同步信号配灵活,可根据设计要求配为个或者个同步信号信号配置灵活可根据设计要求配置为0、13个同步信号。

时钟信号配置灵活。

时钟作为输入信号，既可直接由外部时钟源提供，也可以由DSP自身系统时钟分频输出后再作为输入时钟，最高频率为系统时钟频率的一半。

该时钟信号决定高频率为系统时钟频率的半。

该时钟信号决定PPI传输的速度，这就增强了接口速度的灵活性。

其它DSP的并行数据接口也具有DMA通道，但是DMA速度一般不可调节，如果有严格的速度和时序要求时必须外部接上等缓冲设备对于低功耗和体积受序要求时，必须外部接上FIFO等缓冲设备，对于低功耗和体积受限的掌上设备而言是很不利的。

由于PPI口具有独立的时钟和同步信号，该接口可以直接连接AD、DA、视频编解码器以及其它通用外设并保证时钟严格同步外设，并保证时钟严格同步。

数据传输宽度可以灵活设定，可设置为8位、10位～16位等8种数据宽度。

PPI的16位数据线中高12位与ADSP‐BF533的PF4～PF15(Program flag，可编程标志)复用，低4位是专用数据线PPI0～可编程标志复用低PPI3。

2022年安徽农业大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。

A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息2、下列关于虚拟存储器的说法，错误的是（）。

A.虚拟存储器利用了局部性原理B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享3、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x 和z是int型，y为short型。

当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（）。

A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFFO076HC.X=0000007FH，y-FFF7H，z=FFFF0076HD.X=0000007FH，y=FFF7H，z=00000076H5、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530；unsigned int y=x；得到y的机器数为（）。

直接存储器存取—基本原理结构与应用DMA的基本原理是通过使用专门的DMA控制器来管理数据传输过程，而不需要CPU的干预。

CPU只需要下达一个DMA指令，然后就可以继续执行其他任务，而DMA控制器负责完成数据传输操作，从而提高了系统的效率。

DMA的结构主要包括DMA控制器、DMA通道和I/O设备。

1.DMA控制器：DMA控制器是完成DMA操作的主要部件。

它通常是一个单独的芯片，内部包含多个寄存器，用于存储DMA传输的相关信息，如起始地址、目标地址、数据长度等。

DMA控制器还包含一个状态寄存器，用于表示DMA传输的状态，如传输是否完成、是否出错等。

DMA控制器通过控制信号与其他硬件进行通信，如与CPU、内存和外部设备等。

2.DMA通道：DMA通道是连接DMA控制器和外部设备的通路。

一个DMA控制器通常可以包含多个DMA通道，每个通道可以独立地连接到一个外部设备。

通过多个DMA通道的并行工作，可以实现多个外部设备的数据并发传输。

每个DMA通道都有独立的DMA通道控制器，用于控制具体的数据传输操作。

3.I/O设备：I/O设备是通过DMA进行数据传输的对象。

常见的I/O设备包括硬盘、光盘、网络接口卡等。

与传统的I/O方式相比，DMA可以大幅提高数据传输的效率和速度，尤其是在需要大量数据传输的场景下。

DMA的应用非常广泛，在多种计算机系统中都可以见到它的身影。

以下是几个典型的应用场景：1.高速数据传输：DMA多用于需要高速数据传输的场景，如数据备份、数据传递等。

通过DMA的高速传输，可以大幅提高数据处理的效率和速度。

2.多媒体处理：在音视频处理、图像处理等多媒体应用中，常常需要大量的数据传输和处理。

通过DMA的协助，可以实现多个媒体流的实时处理和传输。

3.网络数据传输：DMA可以用于网络接口卡的数据传输，可以提高网络传输的速度和效率。

通过使用DMA进行数据传输，可以更好地支持高速网络传输和大规模并发数据传输。

完整版计算机组成原理简答题计算机组成原理简答题第四章1、存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。

而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。

因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

2. 说明存取周期和存取时间的区别。

解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。

即：存取周期 = 存取时间 + 恢复时间3. 什么叫刷新？为什么要刷新？说明刷新有几种方法。

解：刷新：对DRAM定期进行的全部重写过程；刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种：集中式、分散式、异步式。

集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。

分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。

异步式：是集中式和分散式的折衷。

4. 半导体存储器芯片的译码驱动方式有几种？解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。

单元四课后作业答案一、填空1．磁带、磁盘这样的存储设备都是以块为单位与内存进行信息交换的。

2．根据用户作业发出的磁盘I/O请求的柱面位置，来决定请求执行顺序的调度，被称为移臂调度。

3．DMA控制器在获得总线控制权的情况下能直接与内存储器进行数据交换，无需CPU介入。

4．在DMA方式下，设备与内存储器之间进行的是成批数据传输。

5．通道程序是由通道执行的。

6．通道是一个独立与CPU的、专门用来管理输入/输出操作的处理机。

7．缓冲的实现有两种方法：一种是采用专门硬件寄存器的硬件缓冲，一种是在内存储器里开辟一个区域，作为专用的I/O缓冲区，称为软件缓冲。

8．设备管理中使用的数据结构有系统设备表（SDT）和设备控制块（DCB）。

9．基于设备的分配特性，可以把系统中的设备分为独享、共享和虚拟三种类型。

10．引起中断发生的事件称为中断源。

二、选择1．在对磁盘进行读/写操作时，下面给出的参数中，C 是不正确的。

A．柱面号B．磁头号C．盘面号D．扇区号2．在设备管理中，是由B 完成真正的I/O操作的。

A．输入/输出管理程序B．设备驱动程序C．中断处理程序D．设备启动程序3．在下列磁盘调度算法中，只有D 考虑I/O请求到达的先后次序。

A．最短查找时间优先调度算法B．电梯调度算法C．单向扫描调度算法D．先来先服务调度算法4．下面所列的内容里，C 不是DMA方式传输数据的特点。

A．直接与内存交换数据B．成批交换数据C．与CPU并行工作D．快速传输数据5．在CPU启动通道后，由A 执行通道程序，完成CPU所交给的I/O任务。

A．通道B．CPU C．设备D．设备控制器6．利用SPOOL技术实现虚拟设备的目的是A 。

A．把独享的设备变为可以共享B．便于独享设备的分配C．便于对独享设备的管理D．便于独享设备与CPU并行工作7．通常，缓冲池位于C 中。

A．设备控制器B．辅助存储器C．主存储器D．寄存器8． B 是直接存取的存储设备。

一、I/O接口的作用是使微机处理器与外设之间能够有条不紊地协调工作，打到信息交换的目的。

I/O接口的功能有：数据缓冲、设备选择、信号转换、接收、解释并执行CPU命令、中断管理、可编程等功能。

二、I/O端口是接口信息流传送的地址通道。

一般接口电路中有数据端口、命令端口、状态端口等。

三、CPU对I/O端口的编址方式有哪几种？各有什么特点？80X86对I/O端口的编址方式属于哪一种？CPU对I/O端口的编址方式有：统一编址和独立编址。

统一编址的微机系统中，存储器、I/O接口和CPU通常挂接在同一总线上，CPU对I/O端口的访问非常灵活、方便，有利于提高端口数据的处理速度；但是减少了有效的存储空间。

独立编址的微机系统中，I/O地址空间和存储器地址空间可以重叠，CPU需要通过不同的命令来区分端口的存储器。

80X86采用独立编址方式。

四、某微机系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。

若起始地址为9000H，8个接口芯片的地址连续分布，用74LS138作译码器，请画出端口译码电路图，并说明每个芯片的端口地址范围。

74LS138分析下表所列的地址分配情况，可知系统地址信号的译码情况为（图略）：●字选：A2～A0直接与接口芯片上的地址信号线连接以寻址每个接口芯片内部的8个端口；●片选：⏹A5～A3接3-8译码器输入端，译码器输出端分别作为8个接口芯片的片选信号；五、由于CPU与外设之间的速度不匹配，所以输入需要缓冲，输出需要锁存。

输入缓冲器就是输入时在外设和CPU之间接一数据缓冲器，当读该缓冲器的控制信号有效时，才将缓冲器的三态门打开，使外设的数据进入系统的数据总线，而其他时间，三态门处于高阻状态，不影响总线上的其他操作。

输出锁存就是在CPU和外设之间接一锁存器，使得有输出指令并且选中该I/O端口时，才使总线上的数据进入锁存器，此后不管总线上的数据如何变化，只要没有再次使锁存器的信号有效，锁存器的输出端就一直保持原来的锁存信息。

接口习题二第4章DMA技术一．选择题1．下列几种芯片中能接管总线且控制数据传送的是（）。

(A) 8254 (B) 8255 (C) 8237 (D) 82512．要使系统能按直接存储器存取方式进行主机与外设间的数据传送，系统至少应有( )芯片。

（A）8250 （B）8259 （C）8237 （D）82553．占用CPU时间最少的传送方式是（）。

（A）DMA （B）中断（C）查询（D）无条件4．在DMA方式下，能对总线进行控制的部件是( )。

（A） CPU （B）DMAC （C）外部设备（D）存储器5．在DMA传送方式下，外部设备与存储器之间的数据传送通路是（）。

(A)数据总线DB (B)专用数据通路 (C)地址总线 (D)控制总线CB6．在DMA传送过程中，实现总线控制的部件是（）。

(A)CPU (B)外部设备 (C)DMAC (D)存储器二、填空题1．8237DMA控制器是具有( )个通道的DMA控制器。

2．DMA写操作把数据从( ) 传到( ) 。

3．DMA读操作把数据从（)传到( ) 。

4．DMA方式的中文意义是（).5.DMA方式的基本思想是（)。

第5章中断技术一、单项选择题1.用3片8259A级联，最多可管理的中断数是( )。

（A）24级（B）22级（C）23级（D）21级2.CPU响应INTR和NMI中断时，相同的必要条件是( )。

（A）当前指令执行结束(B)允许中断(C)当前访问内存结束(D)总线空闲3.通常，中断服务程序中的一条STI指令目的是( )。

(A)允许低一级中断产生(B)开放所有可屏蔽中断(C)允许同级中断产生(D)允许高一级中断产生4.特殊屏蔽方式要解决的主要问题是( )。

(A)屏蔽所有中断(B)设置最低优先级(C)开放低级中断(D)响应同级中断5.对可编程接口芯片进行读/写操作的必要条件是（）.(A)RD=0 (B)WR=0 (C)RD=0或WR=0 (D)CS=06．用两只中断控制器8259A级联后，CPU的可屏蔽硬中断可扩大到（）。

科学、政治、文化、经济、心理、哲学在微型计算机系统中，CPU与外设之间的数据传送方式主要有程序传送方式、中断传送方式和直接存储器存取(DMA)传送方式，分别介绍如下。

7.2.1 程序传送方式程序传送方式是指直接在程序控制下进行数据的输入/输出操作。

程序查询方式分为无条件传送方式和查询方式（条件传送方式）两种。

一．无条件传送方式微机系统中的一些简单的外设，如开关、继电器、数码管、发光二极管等，在它们工作时，可以认为输入设备已随时准备好向CPU提供数据，而输出设备也随时准备好接收CPU送来的数据，这样，在CPU需要同外设交换信息时，就能够用IN或OUT指令直接对这些外设进行输入/输出操作。

由于在这种方式下CPU对外设进行输入/输出操作时无需考虑外设的状态，故称之为无条件传送方式。

对于简单外设，若采用无条件传送方式，其接口电路也很简单。

如简单外设作为输入设备时，输入数据保持时间相对于CPU的处理时间要长得多，所以可直接使用三态缓冲器和数据总线相连，如图7.5（a）所示()。

当执行输入的指令时，读信号RD有效，选择信号M/IO处于低电平，因而三态缓冲器被选通，使其中早已准备好的输入数据送到数据总线上，再到达CPU。

所以要求CPU在执行输入指令时，外设的数据是准备好的，即数据已经存入三态缓冲器中。

简单外设为输出设备时，由于外设取数的速度比较慢，要求CPU送出的数据在接口电路的输出端保持一段时间，所以一般都需要锁存器，如图7.5（b）所示。

CPU执行输出指令时，M/IO和WR信号有效，于是，接口中的输出锁存器被选中，CPU输出的信息经过数据总线送入输出锁存器中，输出锁存器保持这个数据，直到外设取走。

无条件传送方式下，程序设计和接口电路都很简单，但是为了保证每一次数据传送时外设都能处于就绪状态，传送不能太频繁。

对少量的数据传送来说，无条件传送方式是最经济实用的一种传送方法。

二．查询传送方式查询传送也称为条件传送，是指在执行输入指令（IN）或输出指令（OUT）前，要先查询相应设备的状态，当输入设备处于准备好状态、输出设备处于空闲状态时，CPU才执行输入/输出指令与外设交换信息。

直接存储器存取—基本原理、结构与应用直接存储器存取(DMA)控制器是一种在系统内部转移数据的独特外设，可以将其视为一种能够通过一组专用总线将内部和外部存储器与每个具有DMA能力的外设连接起来的控制器。

它之所以属于外设，是因为它是在处理器的编程控制下来执行传输的。

值得注意的是，通常只有数据流量较大(kBps或者更高)的外设才需要支持DMA能力，这些应用方面典型的例子包括视频、音频和网络接口。

一般而言，DMA控制器将包括一条地址总线、一条数据总线和控制寄存器。

高效率的DMA控制器将具有访问其所需要的仸意资源的能力，而无须处理器本身的介入，它必须能产生中断。

最后，它必须能在控制器内部计算出地址。

一个处理器可以包含多个DMA控制器。

每个控制器有多个DMA通道，以及多条直接与存储器站(memory bank)和外设连接的总线，如图1所示。

在很多高性能处理器中集成了两种类型的DMA控制器。

第一类通常称为“系统DMA控制器”，可以实现对仸何资源(外设和存储器)的访问，对于这种类型的控制器来说，信号周期数是以系统时钟(SCLK)来计数的，以ADI的Blackfin处理器为例，频率最高可达133MHz。

第二类称为内部存储器DMA 控制器(IMDMA)，专门用于内部存储器所处位置之间的相互存取操作。

因为存取都发生在内部(L1－L1、L1－L2，或者L2－L2)，周期数的计数则以内核时钟(CCLK)为基准来进行，该时钟的速度可以超过600MHz。

每个DMA控制器有一组FIFO，起到DMA子系统和外设或存储器之间的缓冲器的作用。

对于MemDMA(Memory DMA)来说，传输的源端和目标端都有一组FIFO存在。

当资源紧张而不能完成数据传输的话，则FIFO可以提供数据的暂存区，从而提高性能。

因为你通常会在代码初始化过程中对DMA控制器进行配置，内核就只需要在数据传输完成后对中断做出响应即可。

你可以对DMA控制进行编程，让其与内核并行地移动数据，而同时让内核执行其基本的处理仸务—那些应该让它专注完成的工作。