最新第二章ARM微处理器及其硬件体系结构概要课件PPT
- 格式：ppt
- 大小：1.33 MB
- 文档页数：7
下载文档原格式
合集下载
《ARM硬件结构》课件2
ARM体系结构和指令集架构
ARM体系结构
ARM体系结构定义了处理器的基 本特性和功能。
指令集架构
指令集定义了处理器支持的指令 和操作。
Thumb指令集
为了提高代码密度和节省存储空 间而设计的一种压缩指令集。
ARM寄存器和寄存器文件
通用寄存器
用于存储临时数据和计算结果。程Βιβλιοθήκη 计数器指向当前正在执行的指令。
状态寄存器
存储处理器的状态信息，如条 件码和中断使能。
ARM处理器的指令格式和编码方式
1
指令格式
ARM指令由操作码、寄存器和立即数等字段组成。
2
编码方式
指令的编码由二进制表示，一条指令对应一个特定的二进制码。
3
条件码
每条指令都有一个条件码，用于控制指令的执行条件。
3 可定制性
ARM架构具有高度可定制 性，可以根据特定需求进 行优化和扩展。
ARM处理器的分类和应用领域
Cortex-A系列
面向高性能应用，如智能手机 和服务器。
Cortex-R系列
专注于实时性能，适用于汽车 电子和工业控制。
Cortex-M系列
针对低功耗嵌入式系统，如物 联网设备和传感器。
ARM与其他处理器架构的比较
ARM 功耗低 嵌入式系统 高度可定制
X86 功耗高 个人电脑 固定架构
ARM处理器硬件结构的三大部分
处理器核心
负责执行指令和算术运算，包括执行单元和寄存器。
内存和总线
用于存储数据和指令的存储器模块，以及用于数据传输的总线系统。
外设和接口
提供与外部设备的交互和通信功能，如UART、SPI、I2C。
《ARM硬件结构》PPT课 件
第2章ARM微处理器基础ppt课件
用于虚拟存储及存储保护。 ▪ 未定义指令模式（und）：当未定义的指令执行时进入
该模式，用于支持硬件协处理器的软件仿真。 ▪ 系统模式（sys）：运行具有特权的操作系统任务。
ppt精选版
41
2．处理器工作状态
自从ARM7TDMI核产生后，体系结构中具有T变种 的ARM处理器核可工作在两种状态，并可在两种状态之 间切换： ▪ ARM状态:ARM微处理器执行32位的ARM指令集。 ▪ Thumb状态：ARM微处理器执行16位的Thumb指令
ppt精选版
5
不过上述定义并不能充分体现出嵌入式系统 的精髓，目前国内一个普遍被认同的定义是：以 应用为中心、以计算机技术为基础、软件硬件可 裁剪、适应应用系统对功能、可靠性、成本、体 积、功耗严格要求的专用计算机系统。
ppt精选版
6
▪ 嵌入式系统是面向用户、面向产品、面向应用 的，
▪ 嵌入式系统是将先进的计算机技术、半导体技 术、电子技术和各个行业的具体应用相结合后 的产物，
▪ 对于ARM指令，有： PC值＝当前程序执行位置＋8
▪ 对于Thumb指令，则有： PC值＝当前程序执行位置＋4
ppt精选版
31
2.3.3 超标量技术
超标量技术就是通过重复设置多套指令执行 部件，同时处理并完成多条指令，实现并行操作 来达到提高处理速度的目的。
目前，所有的ARM内核，包括流行的ARM7、 ARM9和ARM11等，都是单周期指令机。ARM 公司的下一代处理器将是每周期能处理多重指令 的超标量机。超标量机能在一个时钟周期内同时 执行多条指令，因而CPU的效率得到大大地提高。
教学内容21嵌入式系统概述22arm概述23arm内核的特点24基于arm核的微处理器25arm寄存器26arm的存储系统简介21嵌入式系统概述211嵌入式系统的基本概念212嵌入式系统的发展213嵌入式系统的组成结构214嵌入式处理器215典型嵌入式处理器介绍211嵌入式系统的基本概念根据ieee的定义嵌入式系统是控制监视或者辅助操作机器和设备的装臵原文为devicesusedcontrolmonitorequipmentmachineryplants
该模式，用于支持硬件协处理器的软件仿真。 ▪ 系统模式（sys）：运行具有特权的操作系统任务。
ppt精选版
41
2．处理器工作状态
自从ARM7TDMI核产生后，体系结构中具有T变种 的ARM处理器核可工作在两种状态，并可在两种状态之 间切换： ▪ ARM状态:ARM微处理器执行32位的ARM指令集。 ▪ Thumb状态：ARM微处理器执行16位的Thumb指令
ppt精选版
5
不过上述定义并不能充分体现出嵌入式系统 的精髓，目前国内一个普遍被认同的定义是：以 应用为中心、以计算机技术为基础、软件硬件可 裁剪、适应应用系统对功能、可靠性、成本、体 积、功耗严格要求的专用计算机系统。
ppt精选版
6
▪ 嵌入式系统是面向用户、面向产品、面向应用 的，
▪ 嵌入式系统是将先进的计算机技术、半导体技 术、电子技术和各个行业的具体应用相结合后 的产物，
▪ 对于ARM指令，有： PC值＝当前程序执行位置＋8
▪ 对于Thumb指令，则有： PC值＝当前程序执行位置＋4
ppt精选版
31
2.3.3 超标量技术
超标量技术就是通过重复设置多套指令执行 部件，同时处理并完成多条指令，实现并行操作 来达到提高处理速度的目的。
目前，所有的ARM内核，包括流行的ARM7、 ARM9和ARM11等，都是单周期指令机。ARM 公司的下一代处理器将是每周期能处理多重指令 的超标量机。超标量机能在一个时钟周期内同时 执行多条指令，因而CPU的效率得到大大地提高。
教学内容21嵌入式系统概述22arm概述23arm内核的特点24基于arm核的微处理器25arm寄存器26arm的存储系统简介21嵌入式系统概述211嵌入式系统的基本概念212嵌入式系统的发展213嵌入式系统的组成结构214嵌入式处理器215典型嵌入式处理器介绍211嵌入式系统的基本概念根据ieee的定义嵌入式系统是控制监视或者辅助操作机器和设备的装臵原文为devicesusedcontrolmonitorequipmentmachineryplants
ARM嵌入式系统 第2章 ARM体系结构.ppt
ARM指令的长度刚好是1个字，Thumb指令 的长度刚好是半个字。
存储器的存储方式：
如果一个数据是从偶地址开始的连续存储，那 么它就是半字对齐，否则就是非半字对齐；
如果一个数据是以能被4整除的地址开始的连 续存储，那么它就是字对齐，否则就是非字对齐。
方式 地址 特征
半字对齐
…… 0x4002 0x4004 …… Bit0=0 其他位为任意值
2.1.1 ARM公司简介
ARM是Advanced RISC Machines的缩写， 它是一家微处理器行业的知名企业，该企业设计 了大量高性能、廉价、耗能低的RISC （精简指 令集）处理器。
ARM公司的特点是只设计芯片，而不生产。 它将技术授权给世界上许多著名的半导体、软件 和OEM厂商，并提供服务。
第2章 ARM体系结构
2.1 ARM简介 2.2 ARM7TDMI 2.3 ARM的模块、内核和功能框图 2.4 ARM处理器状态 2.5 ARM处理器模式 2.6 ARM内部寄存器 2.7 当前程序状态寄存器 2.8 ARM体系的异常、中断及其向量表 2.9 ARM体系的存储系统
2.1 ARM简介
取指 译码 执行
取指 译码 执行
取指 译码 执行
1234 在第1234个个周周期期，，PP指CC令指指1向向执指指行令令完123成，，，此此指时时令指指2令令和1 进 1指进入 令入3三三流级级水流流线水水推线线进的的一取译 执级指码 行，阶阶同段段时。，开同指始时令指取2令进出4入的指译 令 码 取2阶 指。段 处， 理取 。出指令3。
下面主要对ARM7系列核做简单介绍。
ARM7系列简介
该系列包括ARM7TDMI、ARM7TDMI-S、 带有高速缓存处理器宏单元的ARM720T和扩充 了Jazelle的ARM7EJ-S。该系列处理器提供 Thumb 16位压缩指令集和EmbededICE软件调试 方式，适用于更大规模的SoC设计中。
存储器的存储方式：
如果一个数据是从偶地址开始的连续存储，那 么它就是半字对齐，否则就是非半字对齐；
如果一个数据是以能被4整除的地址开始的连 续存储，那么它就是字对齐，否则就是非字对齐。
方式 地址 特征
半字对齐
…… 0x4002 0x4004 …… Bit0=0 其他位为任意值
2.1.1 ARM公司简介
ARM是Advanced RISC Machines的缩写， 它是一家微处理器行业的知名企业，该企业设计 了大量高性能、廉价、耗能低的RISC （精简指 令集）处理器。
ARM公司的特点是只设计芯片，而不生产。 它将技术授权给世界上许多著名的半导体、软件 和OEM厂商，并提供服务。
第2章 ARM体系结构
2.1 ARM简介 2.2 ARM7TDMI 2.3 ARM的模块、内核和功能框图 2.4 ARM处理器状态 2.5 ARM处理器模式 2.6 ARM内部寄存器 2.7 当前程序状态寄存器 2.8 ARM体系的异常、中断及其向量表 2.9 ARM体系的存储系统
2.1 ARM简介
取指 译码 执行
取指 译码 执行
取指 译码 执行
1234 在第1234个个周周期期，，PP指CC令指指1向向执指指行令令完123成，，，此此指时时令指指2令令和1 进 1指进入 令入3三三流级级水流流线水水推线线进的的一取译 执级指码 行，阶阶同段段时。，开同指始时令指取2令进出4入的指译 令 码 取2阶 指。段 处， 理取 。出指令3。
下面主要对ARM7系列核做简单介绍。
ARM7系列简介
该系列包括ARM7TDMI、ARM7TDMI-S、 带有高速缓存处理器宏单元的ARM720T和扩充 了Jazelle的ARM7EJ-S。该系列处理器提供 Thumb 16位压缩指令集和EmbededICE软件调试 方式，适用于更大规模的SoC设计中。
ARM第二章PPT课件
Thumb指令集可提高代码密度，保证了性能、维持 了硅片的体积、减少了功耗，但完成相同的操作 Thumb指令集需要更多的指令，若系统运行时间要求 严苛，应使用ARM指令。
2020/10/13
ARM技术及应用
3
第二章 ARM技术概述 2.2 ARM的寄存器组
2020/10/13
ARM技术及应用
4
第二章 ARM技术概述
2020/10/13
ARM技术及应用
2
第二章 ARM技术概述
2.1.2 ARM的工作状态 1.ARM状态：ARM微处理器执行32位的ARM指令集； 1）异常中断时，需要使用ARM指令(ARM状态)； 2）ARM处理器在开始执行代码时，只能处于ARM状 态； 2.Thumb状态：ARM微处理器执行16位的Thumb指令 集；
2.2.1 ARM处理器的工作模式和CPSR寄存器
图2.2.1 当前程序状态寄存器
N(negative),Z(zero),C(carry),V(overflow);
2020/10/13
ARM技术及应用
5
第二章 ARM技术概述
N：2个补码表示的符号数运算，1表示结果负，0为正； Z：1表示结果为0； C：加时1为进位，减时0为借位，移位操作时为移出值 的最后一位； V：1为溢出。
3）分组寄存器R13、R14 12个
2020/10/13
ARM技术及应用
9
谢谢您的指导
THANK YOU FOR YOUR GUIDANCE.
感谢阅读！为了方便学习和使用，本文档的内容可以在下载后随意修改，调整和打印。欢迎下载！
2020/10/13
汇报人：XXXX 日期：20XX年XX月XX日
10
2020/10/13
ARM技术及应用
3
第二章 ARM技术概述 2.2 ARM的寄存器组
2020/10/13
ARM技术及应用
4
第二章 ARM技术概述
2020/10/13
ARM技术及应用
2
第二章 ARM技术概述
2.1.2 ARM的工作状态 1.ARM状态：ARM微处理器执行32位的ARM指令集； 1）异常中断时，需要使用ARM指令(ARM状态)； 2）ARM处理器在开始执行代码时，只能处于ARM状 态； 2.Thumb状态：ARM微处理器执行16位的Thumb指令 集；
2.2.1 ARM处理器的工作模式和CPSR寄存器
图2.2.1 当前程序状态寄存器
N(negative),Z(zero),C(carry),V(overflow);
2020/10/13
ARM技术及应用
5
第二章 ARM技术概述
N：2个补码表示的符号数运算，1表示结果负，0为正； Z：1表示结果为0； C：加时1为进位，减时0为借位，移位操作时为移出值 的最后一位； V：1为溢出。
3）分组寄存器R13、R14 12个
2020/10/13
ARM技术及应用
9
谢谢您的指导
THANK YOU FOR YOUR GUIDANCE.
感谢阅读！为了方便学习和使用，本文档的内容可以在下载后随意修改，调整和打印。欢迎下载！
2020/10/13
汇报人：XXXX 日期：20XX年XX月XX日
10
第2章ARM微处理器硬件结构PPT课件
-
8
ARM版本Ⅴ
5．V5版架构
V5 版 架 构 是 在 V4 版 基 础 上 增 加 了 一 些 新 的 指 令 ， ARM10和Xscale都采用该版架构。这些新增命令有： ➢ 带有链接和交换的转移BLX指令； ➢ 计数前导零CLZ指令； ➢ BRK中断指令； ➢ 增加了数字信号处理指令（V5TE版）； ➢ 为协处理器增加更多可选择的指令。
（1）缩短程序执行时间: ➢ 提高时钟频率fclk ➢ 减少每条指令的平均时钟周期数CPI （2）解决流水线相关: ➢ 结构相关 ➢ 数据相关 ➢ 控制相关
-
5
ARM版本Ⅱ
2．V2版架构
该版架构对V1版进行了扩展，例如ARM2和ARM3 （V2a）架构，版本2a是版本2的变种，ARM3芯片采 用了版本2a。V2版架构与版本V1相比，增加了以下功 能：
➢ 乘法和乘加指令；
➢ 支持协处理器操作指令；
➢ 快速中断模式；
➢ SWP/SWPB的最基本存储器与寄存器交换指令; ➢ 寻址空间：64MB。
➢ 可在一条数据处理指令中同时完成逻辑处理和移位处 理。
-
16
流水线技术Ⅰ
1．ARM的3级流水线
1
fetch
decode
excute
2
fetch
decode
Fetch Decode Excute
取指令 解码 执行
excute
3 指令
fetch
decode
excute
时间
-
17
流水线技术Ⅱ
多周期ARM指令的3级流水线操作
1 fetch ADD decode excute
2
fetch STR decode calc:addr data xfer
ARM课件第2章 ARM技术与ARM体系结构(2)
Fetch
Decode
Execute
Decode
Execute
Fetch
Decode
Fetch
Fetch
LDR 流水线举例
从数据异常返回
异常发生在 PC 被更新之后. 需要重新执行导致异常的指令 ARM Thumb www pc - 12 pc - 6 Data abort occurred here xxx pc - 8 pc - 4 yyy pc - 4 pc - 2 ARM lr = two instructions ahead zzz pc pc aaa pc + 4 pc + 2 Thumb lr = four instructions ahead 因此返回指令为: SUBS pc,lr,#8 Note : 表示异常返回后将执行的那条指令
从SWI 和 Undef异常返回 MOVS pc,lr 从FIQ, IRQ 和 预取异常(Prefect Abort)返回 SUBS pc,lr,#4 从数据异常( Data Abort)返回 SUBS pc,lr,#8 如果 LR之前被压栈的话使用LDM “ ^” LDMFD sp!,{pc}^
SVC
1
0x00000000
未定义指令
UND
6
0x00000004
软件中断SWI
SVC
6
0x00000008
预取指中止
ABT
5
0x0000000c
数据中止
ABT
2
0x00000010
保留
/
/
0x00000014
IRQ中断
IRQ
4
0x00000018
FIQ中断
FIQ
第二章ARM技术ok.ppt
2.3.2Thumb的技术实现
2.3.3Thumb技术的特点
精精 选文选档
21
2.3.1Thumb的技术概述
Thumb是ARM体系构造的扩展。它有从标准 32位ARM指令集抽出来的36条指令格式，可 以重新编成16位的操作码。这能带来很高的 代码密度
ARM7TDMI是第一个支持Thumb的核，支持 Thumb的核仅仅是ARM体系构造的一种开展 的扩展，所以编译器既可以编译Thumb代码， 又可以编译ARM代码
2.4 ARM处理器工作状态 2.5 ARM处理器工作模式
2.6 ARM存放器组成
2.7 ARM异常中断
精精 选文选档
2
本章的主要内容为：
2.8 ARM组织构造简介
2.9 ARM存储器接口及存储器层次
2.10 ARM协处理器
2.11 ARM片上总线AMBA
2.12 ARM的调试构造
2.13 ARM核综述
CPSR〔当前程序状态存放器〕的低5位用 于定义当前操作模式 , 如图示
精精 选文选档
28
ARM处理器工作模式
除用户模式外的其他6种模式称为特权模式
特权模式中除系统模式以外的5种模式又称为
异常模式，即
FIQ〔Fast Interrupt Request〕 IRQ〔Interrupt ReQuest〕
样的嵌入式应用领域，成为世界上销量最大的32位 微处理器。
精精 选文选档
8
2.2ARM体系构造的技术特征
ARM的体系构造采用了假设干Berkeley RISC处理器设计中的特征 Load/store体系构造 固定的32位指令 3地址指令格式
也放弃了其它假设干Berkeley RISC特 征
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章ARM微处理器及其硬 件体系结构概要
2、冯·诺依曼体系的特 点
1）数据与指令都存储在存储器中 2）被大多数计算机所采用 3）ARM7——冯诺依曼体系
3、哈佛体系结构
地址
指令寄存器
控制器
指令
数据通道
输入
输出
中央处理器
地址 数据
程序存储器
指令0 指令1 指令2
数据存储器
数据0 数据1 数据2
8、最佳流水线
常 模
Supervisor(管理员模式): 当复位或软中断指令执行时将会进入这种模式
式 Abort(中止模式): 当存取（数据和指令）异常时将会进入这种模式
Undef(未定义模式): 当执行未定义指令时会进入这种模式
System(系统模式): 使用和User模式相同寄存器集的特权模式
特权模式=异常模式+ System
r15(pc)
cpsr spsr
备用寄存器
User FIQ IRQ SVC Undef
r8
r9
r10 r11 r12
r13(sp) r13(sp) r13(sp) r13(sp) r13(sp) r14(lr) r14(lr) r14(lr) r14(lr) r14(lr)
指令CACHE
预取
流 译码1 水 译码2 线 执行1 1
执行2
预取
流 译码1 水 译码2 线 执行1 2
执行2
数据
10、高速缓存（CACHE）
高 数据
速控
制
地址
器
数据
1、为什么采用高速缓存
微处理器的时钟频率比内存速度提高快得多，高速缓存可以 提高内存的平均性能。
2、高速缓存的工作原理
高速缓存是一种小型、快速的存储器，它保存部分主存内容 的拷贝。
11、总线和总线桥
CPU
高速总线
低速设备
低速总线
桥
存储器
高速设备
数据
高速设备
12、存储器系统
RAM：随机存取存储器 SRAM：静态随机存储器 DRAM：动态随机存储器
1）SRAM比DRAM快 2）SRAM比DRAM耗电多 3）DRAM存储密度比SRAM高得多 4）DRAM需要周期性刷新 ROM：只读存储器 FLASH：闪存
乘法器
PC
A
地址寄存器
Vectors
指令解码
写数据 寄存器
读数据 寄存器
D[31:0]
桶 移位器
ALU
ALU
5、外部地址产生
PC[31:2] ARM State PC[31:1] Thumb State
ALU[31:0]
0x1C 向量
0x00 INC
自增器
地址 寄存器
A[31:0]
6、ARM7TDMI-S
ARM7TDMI-S 是ARM7TDMI 的完全可合 成 版本 指令集和周期与ARM7TDMI 固化版本兼容
完全可合成的 RTL 使用了纲要设计构件的组件 ALU 寄存器bank
单周期设计（上升沿）单一总线接口
7、ARM7EJ-S
ARM7EJ-S 是可综合的内核版本: ARM体系结构 V5TEJ Jazelle Java 加速技术 增强的DSP 指令系统 5级流水线 高性能乘法器 实时调试EmbeddedICE-RT ETM 接口 向后兼容其它 ARM7内核 兼容 V5TE 体系
Cycle Operation ADD SUB ORR AND ORR EOR
123456789
FDE
FDE
FDEM
FDE
FDE
FDE
W
F – 取指 D – 解码
E – 执行
该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1
9、超标量执行
超标量CPU采用多条流水线结构
ARM 指令，均为 32位 Thumb指令，均为 16位 两种运行状态，用来选择哪个指令集被 执行 D - 内核具有Debug扩展结构 M – 增强乘法器 (32x8) 支持64位结果. I - EmbeddedICE 逻辑
2、ARM7TDMI 外部接口
时钟 中断
ARM7TDMI 内核
数据总线 地址总线
CS R/W Addr Data
CS R/W RAS CAS Addr Data
SRAM DRAM
1.2 ARM7处理器内核
1、ARM7TDMI处理器 ARM7TDMI 特性
3 级流水线 冯.诺依曼架构 CPI(Cycle Per Instruction) 约为1.9 T-Thumb 架构扩展, 提供两个独立指令集：
3、ARM 寄存器(37)
2
30 个通用32位寄存器，1 个程序计数器PC 6 个状态寄存器 15 个通用寄存器 (R0-R14), 1或者2个状态寄存器和程序计数器在任何时候都中可见的
当前可见寄存器
Abort Mode
r0 r1
r2
r3
r4
r5
r6
r7
r8
r9
r10
r11
r12
r13(sp)
r14(lr)
Jazelle cores 支持 Java bytecode
2、处理器工作模式（ARM 有7个）
User(用户模式): 非特权模式，大部分任务执行在这种模式
FIQ(快速中断模式): 高优先级（fast) 中断产生时将会进入这种模式
异 IRQ(中断模式): 低优先级（normal) 中断产生时将会进入这种模式
控制
存储器接口
复位 协处理器接口
3、ARM7TDMI 方框图
控制信号
地址总线
ARM7TDM 内核
数据总线
BUS
Splitter
A[31:0] DOUT[31:0] DIN[31:0] D[31:0]
TAP 控制器
JTAG 接口
Embedded
ICE 逻辑
4、ARM7TDMI 内核
地址自增器
B
寄存器 Bank
ARM体系结构版本 - 2
V3版本推出32位寻址能力,结构扩展变化为 T—16位压缩指令集 M—增强型乘法器,产生全64位结果(32X3264or32X32+64 64)
V4版本增加了半字load和store指令 V5版本改进了ARM和Thumb之间的交互,结构扩展变化为:
E---增强型DSP指令集,包括全部算法操作和16位乘法操作 J----支持新的JAVA,提供字节代码执行的硬件和优化软件加 速功能
1.3 ARM 架构
1、数据和指令类型 ARM 采用的是32位架构. ARM 约定:
▪Byte ： 8 bits ▪Halfword ：16 bits (2 byte) ▪Word : 32 bits (4 byte)
大部分ARM core 提供： ▪ARM 指令集（32-bit） ▪Thumb 指令集（16-bit ）
2、冯·诺依曼体系的特 点
1）数据与指令都存储在存储器中 2）被大多数计算机所采用 3）ARM7——冯诺依曼体系
3、哈佛体系结构
地址
指令寄存器
控制器
指令
数据通道
输入
输出
中央处理器
地址 数据
程序存储器
指令0 指令1 指令2
数据存储器
数据0 数据1 数据2
8、最佳流水线
常 模
Supervisor(管理员模式): 当复位或软中断指令执行时将会进入这种模式
式 Abort(中止模式): 当存取（数据和指令）异常时将会进入这种模式
Undef(未定义模式): 当执行未定义指令时会进入这种模式
System(系统模式): 使用和User模式相同寄存器集的特权模式
特权模式=异常模式+ System
r15(pc)
cpsr spsr
备用寄存器
User FIQ IRQ SVC Undef
r8
r9
r10 r11 r12
r13(sp) r13(sp) r13(sp) r13(sp) r13(sp) r14(lr) r14(lr) r14(lr) r14(lr) r14(lr)
指令CACHE
预取
流 译码1 水 译码2 线 执行1 1
执行2
预取
流 译码1 水 译码2 线 执行1 2
执行2
数据
10、高速缓存（CACHE）
高 数据
速控
制
地址
器
数据
1、为什么采用高速缓存
微处理器的时钟频率比内存速度提高快得多，高速缓存可以 提高内存的平均性能。
2、高速缓存的工作原理
高速缓存是一种小型、快速的存储器，它保存部分主存内容 的拷贝。
11、总线和总线桥
CPU
高速总线
低速设备
低速总线
桥
存储器
高速设备
数据
高速设备
12、存储器系统
RAM：随机存取存储器 SRAM：静态随机存储器 DRAM：动态随机存储器
1）SRAM比DRAM快 2）SRAM比DRAM耗电多 3）DRAM存储密度比SRAM高得多 4）DRAM需要周期性刷新 ROM：只读存储器 FLASH：闪存
乘法器
PC
A
地址寄存器
Vectors
指令解码
写数据 寄存器
读数据 寄存器
D[31:0]
桶 移位器
ALU
ALU
5、外部地址产生
PC[31:2] ARM State PC[31:1] Thumb State
ALU[31:0]
0x1C 向量
0x00 INC
自增器
地址 寄存器
A[31:0]
6、ARM7TDMI-S
ARM7TDMI-S 是ARM7TDMI 的完全可合 成 版本 指令集和周期与ARM7TDMI 固化版本兼容
完全可合成的 RTL 使用了纲要设计构件的组件 ALU 寄存器bank
单周期设计（上升沿）单一总线接口
7、ARM7EJ-S
ARM7EJ-S 是可综合的内核版本: ARM体系结构 V5TEJ Jazelle Java 加速技术 增强的DSP 指令系统 5级流水线 高性能乘法器 实时调试EmbeddedICE-RT ETM 接口 向后兼容其它 ARM7内核 兼容 V5TE 体系
Cycle Operation ADD SUB ORR AND ORR EOR
123456789
FDE
FDE
FDEM
FDE
FDE
FDE
W
F – 取指 D – 解码
E – 执行
该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1
9、超标量执行
超标量CPU采用多条流水线结构
ARM 指令，均为 32位 Thumb指令，均为 16位 两种运行状态，用来选择哪个指令集被 执行 D - 内核具有Debug扩展结构 M – 增强乘法器 (32x8) 支持64位结果. I - EmbeddedICE 逻辑
2、ARM7TDMI 外部接口
时钟 中断
ARM7TDMI 内核
数据总线 地址总线
CS R/W Addr Data
CS R/W RAS CAS Addr Data
SRAM DRAM
1.2 ARM7处理器内核
1、ARM7TDMI处理器 ARM7TDMI 特性
3 级流水线 冯.诺依曼架构 CPI(Cycle Per Instruction) 约为1.9 T-Thumb 架构扩展, 提供两个独立指令集：
3、ARM 寄存器(37)
2
30 个通用32位寄存器，1 个程序计数器PC 6 个状态寄存器 15 个通用寄存器 (R0-R14), 1或者2个状态寄存器和程序计数器在任何时候都中可见的
当前可见寄存器
Abort Mode
r0 r1
r2
r3
r4
r5
r6
r7
r8
r9
r10
r11
r12
r13(sp)
r14(lr)
Jazelle cores 支持 Java bytecode
2、处理器工作模式（ARM 有7个）
User(用户模式): 非特权模式，大部分任务执行在这种模式
FIQ(快速中断模式): 高优先级（fast) 中断产生时将会进入这种模式
异 IRQ(中断模式): 低优先级（normal) 中断产生时将会进入这种模式
控制
存储器接口
复位 协处理器接口
3、ARM7TDMI 方框图
控制信号
地址总线
ARM7TDM 内核
数据总线
BUS
Splitter
A[31:0] DOUT[31:0] DIN[31:0] D[31:0]
TAP 控制器
JTAG 接口
Embedded
ICE 逻辑
4、ARM7TDMI 内核
地址自增器
B
寄存器 Bank
ARM体系结构版本 - 2
V3版本推出32位寻址能力,结构扩展变化为 T—16位压缩指令集 M—增强型乘法器,产生全64位结果(32X3264or32X32+64 64)
V4版本增加了半字load和store指令 V5版本改进了ARM和Thumb之间的交互,结构扩展变化为:
E---增强型DSP指令集,包括全部算法操作和16位乘法操作 J----支持新的JAVA,提供字节代码执行的硬件和优化软件加 速功能
1.3 ARM 架构
1、数据和指令类型 ARM 采用的是32位架构. ARM 约定:
▪Byte ： 8 bits ▪Halfword ：16 bits (2 byte) ▪Word : 32 bits (4 byte)
大部分ARM core 提供： ▪ARM 指令集（32-bit） ▪Thumb 指令集（16-bit ）