当前位置：文档之家 › 3C54指令系统《TMS320C54XDSP结构、原理及应用》47页

3C54指令系统《TMS320C54XDSP结构、原理及应用》47页

  • 格式：ppt
  • 大小：1.22 MB
  • 文档页数：45

下载文档原格式

  / 45

合集下载

TMS320C54x的指令系统

TMS320C54x的指令系统

例：MPY 13, A ；将T寄存器的值乘以数据存储器第8
页第13个地址单元里的数据。
第2部分 TMS320C54x的指令系统
算术运算指令—双精度（双字）
双字加(DADD)
例：DADD *AR3+, A, B ；将辅助寄存器AR3所指定的
地址里的数据与累加器A中的数据相加，计算结果存入累加 器B中。
33
34 35
K
k3 k5
少于9位的短立即数
3位立即数(0≤k3≤7) 5位立即数(-16≤k5≤15)
36
37 38 39 40
k9
lk Lmem mmr，MMR
9位立即数(0≤k9≤511)
16位长立即数 利用长字寻址的32位单数据存储器操作数 存储器映像寄存器
MMRx，MMRy 存储器映像寄存器，AR0～AR7或SP
9 10
∧ |
按位异或运算 按位或运算
第2部分 TMS320C54x的指令系统
从左至右 从左至右
C54x指令系统
指令系统的主要特点如下：
(1)可同时读入2或3个操作数。 (2)支持双精度运算的32位长操作数指令。 (3)单条指令重复和块指令重复操作。 (4)块存储器传送指令。 (5)并行操作(并行存储和加载、并行存储和加／减法、并 行存储和乘法、并行加载和乘法）指令。 (6)条件存储指令。 (7)延迟操作指令。 (8)从中断快速返回指令。 (9)特殊用途指令(支持FIR滤波、最小均方算法、多项式计 算以及浮点运算)。 (10)空转(省电方式)指令。
第2部分 TMS320C54x的指令系统
加载和存储类指令的区别
加载指令LD的源操作数可以是内存或立即数， 目的操作数则是累加器或特殊寄存器。 存储指令ST的源操作数可以是累加器、特殊寄 存器或者立即数，目的操作数则是内存（包括 MMR） 可以认为二者功能相反,LD是从内存读取，ST 是往内存存储。
TMS320C54x系列DSP中的应用(精)

TMS320C54x系列DSP中的应用(精)

TMS320C54x系列DSP中的应用摘要：详细分析了TMS320C54x系列DSP的中断机制，以及在扩展地址模式下中断控制所具有的一些特点，并给出了DSP／BIOS下中断的管理。

关键词：中断中断向量表 TMS320C54x DSP/BIOS DSP中断是嵌入式芯片的灵魂，这是因为多数嵌入式系统对实时性都有很高的要求，即对出现事件的响应要极为迅速。

中断与软件查询方式相比有着更高的执行效率。

在ＴＩ公司的ＴＭＳ３２０Ｃ５４ｘ系列（以下简称Ｃ５４ｘ系列）ＤＳＰ中，同样也提供了很好的中断机制。

１Ｃ５４ｘ中的中断机制中断信号实质上是由硬件或者是软件驱动的信号，它能使ＤＳＰ暂停正在执行的程序并进入中断服务程序（ＩＳＲ）。

在最典型的ＤＳＰ系统中，如果Ａ／Ｄ转换器需要送数据到ＤＳＰ中，或者Ｄ／Ａ转换器需要从ＤＳＰ中取走数据，都是通过硬件中断向ＤＳＰ发出请求的。

Ｃ５４ｘ系列ＤＳＰ支持软件中断和硬件中断。

软件中断是由指令（ＩＮＴＲ、ＴＲＡＰ、ＲＥＳＥＴ）触发的，硬件中断是由外围器件触发的。

硬件中断实际上又分为两类：一类是由ＤＳＰ的片外外设（如Ａ／Ｄ转换器）触发的，另外一类是由ＤＳＰ的片内外设（如定时器中断）触发的。

硬件中断又有优先级的区分，这是为了处理同一时刻有多个硬件中断源触发中断的情况。

硬件中断的种类和优先级请参看具体使用的芯片资料。

如果按照可屏蔽情况分类，中断又可分为可屏蔽中断（Ｃ５４ｘ至多支持１６个）和不可屏蔽中断。

可屏蔽中断受ＳＴ１寄存器中的ＩＮＴＭ位和ＩＭＲ寄存器中相应位的影响。

当ＩＮＴＭ＝０时，ＩＭＲ中某位为１，则开放相应的中断。

其实，在Ｃ５４ｘ中硬件中断并不一定要由外围器件触发，它同样可以由指令ＩＮＴＲ、ＴＲＡＰ触发，并且不受ＩＮＴＭ的限制。

有一点需要引起注意的是：指令ＲＥＳＥＴ复位和硬件ＲＳ复位对ＩＰＴＲ和外围电路初始化是不相同的。

硬件复位时ＩＰＴＲ总是被置为０ｘ１ＦＦ，软件复位时则不会修改当前ＩＰＴＲ的值。

TMS320C54XDSP原理、编程及应用

TMS320C54XDSP原理、编程及应用


4.2 汇编源程序格式
汇编语言是DSP应用软件的基础，编写汇编语言必须要符合 相的格式，这样汇编器才能将源文件转换为机器语言的目标 文件。汇编语言指令书写形式有两种：助记符形式和代数式 形式，本章以助记符指令系统为主介绍。TMS320C54X汇编语 言源程序由源说明语句组成，包括汇编语言指令、汇编伪指 令(汇编命令)、宏指令(宏命令)和注释等，一般一句程序占 据编辑器的一行。汇编器每行最多只能读200个字符，因此源 语句的字符数不能超过200个。一旦长度超过200个字符，汇 编器将自行截去行尾的多余字符并给出警告信息。
1.1 指令系统概述
符号 意义
SHFT
4位移位数(0≤SHFT≤15)
SHIFT 5位移位数(-16≤SHFT≤15) Sind Smem SP src ST0 ST1 SXM 使用间接寻址的单数据存储器操作数 16位单数据存储器操作数 堆栈指针 源累加器(A或B) 状态寄存器0 状态寄存器1 ST1中的符号扩展方式位
4.2.2 汇编语言常量
C54X汇编器支持7种类型的常量：二进制整数、八进制整数、十进 制整数、十六进制整数、字符常量、汇编时间常量和浮点数常量。
汇编器在内部把常量作为32位量常量不能进行符号扩展。例如，常量 FFH等同于00FFH(16进制)或255（10进制），但不是-1。
1. 二进制整数常量 二进制整数常量最多由16个二进制数字组成，其后缀为B(或b)。 如果少于16位，汇编器将向右对齐并在左面补零。下列二进制整 数常量都是有效的。
4.2.1 汇编语言语句格式
1. 标号域
标号供本程序的其他部分或其他程序调用。对于所有C54X汇编指令和 大多数汇编伪指令，标号都是可选项，但伪指令.set和.equ除外，二 者需要标号。标号值和它所指向的语句所在单元的值(地址或汇编时 段程序计数器的值)是相同的。 使用标号时，必须从源语句的第一列开始。一个标号允许最多有32个 字符：A～Z、a～z、0～9、_和$，第一个字符不能是数字。标号对大 小写敏感，如果在启动汇编器时，用到了-c选项，则标号对大小写不 敏感。标号后可跟一个冒号“：”，也可不跟。如果不用标号，则第 一列上必须是空格、分号或星号。
DSP原理及应用DSP芯片的硬件结构节讲稿

DSP原理及应用DSP芯片的硬件结构节讲稿


特殊功能 寄存器
TMS320C54x的硬件结构图
PAB
程序存储器
PB
数据存储器
CAB
串行口
CB
并行口
DAB
定时器
DB
计数器
EAB
中断
EB
外部 存储器 接口
外部 设备 接口
乘法
C累PU加器
算术/逻辑 运算单元
比较器
桶形 移位器
第3页/共40页
2.2 ’C54x的主要特性和外部引 脚2.2.1 ’C54x的主要特性 1、CPU 2、存储器 3、指令系统 其特性还将在后面章节专门介绍
1 9 BIT0 1 8 BIT1 1 7 BIT2 1 6 BIT3 1 5 BIT4 1 4 BIT5 1 3 BIT6 1 2 BIT7
10
GND
GND
15 14 13 12 11 10 9 7
SEG0 1 1 SEG1 7 SEG2 4 SEG3 2 SEG4 1 SEG5 1 0 SEG6 5 SEG7 3
SEG0 1 1 SEG1 7 SEG2 4 SEG3 2 SEG4 1 SEG5 1 0 SEG6 5 SEG7 3
U2 A 2
3
7 4HC0 2 1
U2 B 5
6
7 4HC0 2 4
U2 C 8
9
7 4HC0 2 10
U2 D 11
12
7 4HC0 2 13
a
DS1
b
c
d
e
f
g
dp
a
DS2
b
c
d
第32页/共40页
8. 测试引脚 TCK：测试时钟输入引脚； TDI：测试数据输入引脚； TDO：测试数据输出引脚； TMS：测试方式选择引脚； TRST：测试复位引脚； EMU0：仿真器中断0引脚； EMU1/OFF：仿真器中断1引脚/关断所有 输出引脚。
1绪论《TMS320C54XDSP结构、原理及应用》

1绪论《TMS320C54XDSP结构、原理及应用》

➢用于数字信号处理的可编程微处理器； ➢相关技术：MCU, CPU
第一章 绪论
DSP的理论基础
以众多的经典理论体系作为自己的理论基础，同时 它又是新兴学科理论基础。
经典理论体系
➢微积分，概率统计，随机过程，数值分析，网络理论， 通信理论，控制论。
新兴学科
➢人工智能，模式识别，神经网络等。
DSP的实现方法
➢DSP芯片提供高速计算平台，可实现复杂的信号处理算 法。
接口简单、方便
➢电气特性简单，数据流采用标准协议
集成度高，保密性强
➢可编程芯片的采用，隐蔽内部逻辑及总线
可编程DSP芯片
DSP芯片的结构特点
（1）哈佛结构
程序存储器/ 数据存储器
ADB
CPU
冯.诺依曼结构
AB
AB
程序存储器
CPU
第一章 绪论
知识要点
本章主要对数字信号处理进行简要介绍
数字信号处理
➢DSP基本知识；
可编程DSP芯片
➢发展、特点、分类、应用和发展趋势；
DSP系统
➢构成、特点、设计过程以及芯片的选择；
DSP产品
第一章 绪论
什么是DSP?
DSP (Digital Signal Processing)
内部结构
➢ 多处理单元，多总线，多级流水线，接口完善
运算速度
➢ 指令周期400ns → 10ns，速度 2.5MIPS → 2000MIPS以上
集成规模
➢ 集成A/D,D/A,滤波 → 模拟混合式DSP
运算精度
➢ 字长8 → 16 → 24 → 32位；累加器40位
开发工具
➢ Simulator → Emulator → C-Compiler → CCS
第1章 TMS320C54x的结构原理

第1章 TMS320C54x的结构原理

片内ROM(DROM=1) 片内ROM(DROM=1) 或外部(DROM=0) 或外部(DROM=0)
TMS320C5402 TMS320C5402 TMS320C5402 TMS320C5402
007Fh 0080h
007Fh 0080h
存 储 器 空 间 分 配 图
3FFFh 4000h
3FFFh 4000h EFFFh F000h FFEFh FF00h FF7Fh FF80h FFFFh
§2 存储器：程序存储器
• 程序存储器:高2K字的利用 程序存储器: 2K字的利用
§2 存储器：数据器存储器
• 数据存储器：分类 RAM（SARAM） RAM（SARAM） 数据存储器类型 RAM（DARAM） RAM（DARAM） 片内ROM 片内ROM
§2 存储器：数据器存储器
分块目的？ 分块目的？
• 存储空间的交叉划分
片内存储器 类型
使能 禁止
• DARAM • SARAM • ROM
程序 数据 片内存储器空间
空间 交叉 的条件
MP/MC位 MP/MC位 OVLY位 OVLY位 DROM位 DROM位
§2 存储器：存储器空间分配图
•
0000h
存储器空间分配图
第0页程序存储器 保留(OVLY=1) 保留(OVLY=1) 或 外部(OVLY=0) 外部(OVLY=0) 片内DARAM 片内DARAM (OVLY=1) 或 外部(OVLY=0) 外部(OVLY=0) 0000h 第0页程序存储器 保留(OVLY=1) 保留(OVLY=1) 或 外部(OVLY=0) 外部(OVLY=0) 片内DARAM 片内DARAM (OVLY=1) 或 外部(OVLY=0) 外部(OVLY=0) 外部 片内ROM(4K字 片内ROM(4K字) ROM(4K 保留 中断(片内) 中断(片内) 0000h 005Fh 0060h 007Fh 0080h 数据存储器 MRM SPRAM 片内DARAM 片内DARAM 16K*16 3FFFh 4000h EFFFh F000h FFEFh FF00h FFFFh 外部
DSP原理及应用(乔瑞萍)(TMS320C54X)详解

DSP原理及应用(乔瑞萍)(TMS320C54X)详解

号处理技术相结合的产物，特别适合于数字信号处理 运算，主要应用于实时快速实现各种数字信号处理算
法(如卷积运算、FFT、DFT、矩阵乘法等)。
第1章
绪论
DSP芯片与单片机的主要区别在于数值处理和高速 控制。 DSP有硬件乘法器，存储容量大得多。DSP采用的 是改进的哈佛结构并广泛采用流水线技术，多个控制 和运算部件并行工作，从而大大提高了运算速度。
会不断扩大。表1-1列出了TMS320系列DSP的典型应用。
第1章
绪论
表1-1 TMS320系列DSP的典型应用
第1章
绪论
TI作为全球DSP的领导者，目前主推三个DSP平台： TMS320C2000、TMS320C5000和TMS320C6000。其中 包括多个子系列，数十种 DSP 器件，为用户提供广泛 的选择，以满足各种不同应用的需求。
它是20世纪60年代发展起来的并广泛应用于许多领域
的新兴学科。数字信号处理系统是以数字信号处理为 基础的。图1-1所示为一个典型的DSP系统。
第1章
绪论
A/D
1001010011
DSF
D/A
1001010111010100101 100101011 10101001011000 10010001110100000C8x
Future 多 处 理 器 DSP
Future
TMS 320C3x TMS 320C4x
浮 点 DSP TMS 320C6x
TMS 320C1x
TMS 320C2x
TMS TMS 320C2xx 320C5x
TMS 320C54x
Future 定 点 DSP
图1-2 TMS320系列DSP发展示意图
的最小分辨率为1。
DSP原理及应用TMS320C54x片内外设及应用实例

DSP原理及应用TMS320C54x片内外设及应用实例


应用领域拓展
随着数字信号处理技术的不断发展，DSP的应用领 域也在不断拓展，需要不断探索新的应用场景和市 场需求。
人才培养和生态系统建设
为了推动DSP技术的发展和应用，需要加强 人才培养和生态系统建设，建立完善的开发 环境和工具链。
06
参考文献
参考文献
1
[1] 张雄伟, 杨吉斌. 数字信号处理——原理、算 法与实现[M]. 北京: 清华大学出版社, 2011.
应用场景
在音频处理、信号测量、控制系统 等领域广泛应用。
存储器和I/O引脚
存储器和I/O引脚功能
01
TMS320C54x芯片具有外部存储器和多个I/O引脚，用于扩展外
部存储空间和连接外设。
工作原理
02
通过读写外部存储器实现数据存储，I/O引脚用于输入输出电平
信号。
应用场景
03
在数据存储、外设控制、信号采集等方面具有广泛应用。
FFT在TMS320C54x上的实现
TMS320C54x的硬件结构支持FFT运算，其乘法器和累加器运算单元可以高效地完成 FFT计算。在实现FFT时，需要注意数据的位序和存储方式。
FFT应用实例
通过FFT算法，可以分析语音、图像、雷达等信号的频谱成分，从而实现信号的频域分 析、滤波、调制解调等功能。
TMS320C54x的优势与局限性
• 丰富的外设接口：TMS320C54x系列DSP具有多种外设接口， 如串行通信接口、并行输入输出接口等，方便与外部设备进行 数据交换。
TMS320C54x的优势与局限性
价格较高
由于TMS320C54x系列DSP采用高性能的制程技术和复杂的内 部结构，导致其价格较高，增加了应用成本。
绪论《TMS320C54XDSP结构、原理及应用》

绪论《TMS320C54XDSP结构、原理及应用》


如JPEG、MC54xDSP可以用于实现各种图像识别算法，如人脸识别、手势
识别等。
在自动控制系统中的应用
控制系统建模与仿真
利用TMS320C54xDSP的高速运算能力，可以实现各 种控制系统的建模与仿真。
控制系统分析与优化
利用TMS320C54xDSP的高速运算能力，可以对控制 系统进行分析和优化，提高控制系统的性能。
音频处理
音频压缩、音频分析、音频合 成等。
控制与自动化
电机控制、智能仪表、自动控 制系统等。
TMS320C54xDSP的主要特点
高性能
采用哈佛结构，流水线作业，运算速度快。
低功耗
采用低功耗设计，适合于电池供电和便携式 设备。
定点运算
采用定点运算，无需浮点运算器，降低了成 本和功耗。
可扩展性
具有可扩展的外部存储器和I/O接口，方便 系统集成和升级。
存储器结构
1
TMS320C54xDSP具有内部和外部存储器两种类 型的存储器结构。
2
内部存储器包括程序存储器和数据存储器，用于 存储程序代码和临时数据。
3
外部存储器通过外部总线接口与DSP相连，提供 更大的存储空间。
输入/输出（I/O）接口
01
I/O接口是TMS320C54xDSP与外部设备进行通信的桥梁。
02 TMS320C54xDSP的结 构
中央处理单元（CPU）
01
CPU是TMS320C54xDSP的核心部分，负责执行指令和控制数 据流。
02
它包括算术逻辑单元（ALU）、累加器、程序计数器、指令寄
存器等组件。
CPU通过指令集架构（ISA）与外部组件进行通信，以执行各种
03
第1章 TMS320C54x的结构原理

第1章 TMS320C54x的结构原理

2
(2) 存储器 192K可寻址存储空间 片内ROM，可配置为程序/数据存储器 片内SARAM和DARAM (3) 丰富的指令系统 32位长操作数指令 同时读入2或3个操作数指令 并行存储和并行加载的算术指令 (4) 片外围电路
3
16位可编程定时器 全双工串行口 McBSP 8/16位并行主机接口 6通道DMA控制器 (5) 电源 (6) 在片仿真接口 (7) 速度
1.2.2 TMS320C54x的组成框图
4
5
1.3 总线结构
程序总线(PB)：1条，传送取自程序存储器的指令代码 和立即操作数 数据总线：3条，CB、DB传送读自数据存储器的操作 数，EB传送写到存储器的数 地址总线：4条，PAB、CAB、DAB、EAB，传送指令 所需地址 C54x可利用两个辅助寄存器算术单元(ARAU0和 ARAU1)在每个周期内产生两个数据存储器的地址
工作方式状态寄存器(PMST)中3个状态位进行使能控制
8
• MP/MC 位(微处理器/微型计算机工作方式) 若 MP/MC =0, 则片内 ROM 安排到程序空间 若 MP/MC=1, 则片内 ROM 不安排到程序空间 • OVLY 位(片内RAM占位位) 若 OVLY=1, 则片内 RAM 安排到程序和数据空间 若 OVLY=0, 则片内 RAM 只安排到数据存储空间 • DROM 位(数据ROM位) 当 DROM=1, 则部分片内 ROM 安排到数据空间 当 DROM=0, 则片内 ROM 不安排到数据空间
6
7
1.4 存储器
特点：26-27个映像到数据存储器空间的CPU寄存器以 及一批映像到数据存储空间的外围电路寄存器；能在一个 给定的机器周期内执行4次存储器操作(1次取指、2次读操 作数、1次写操作数)
DSP-TMS320C54X的硬件结构-课件

DSP-TMS320C54X的硬件结构-课件


2.1.2 C54X主要特性和外部引脚
⑸ 串行口引脚 C5402器件有两个McBSP串行口，共有12个外部引脚。
2.1.2 C54X主要特性和外部引脚
⑹ 主机接口HPI引脚 C5402的HPI接口是一个8位并行口，用来与主设备或 主处理器接口，实现DSP与主设备或主处理器间的通信。 ：8位双向并行数据线； ：片选信号，作为HPI的使能端； ：地址选通信号； 、 ：数据选通信号，由主机控制HPI数据传输； HBIL：字节识别信号，用来判断主机送来的数据是第1 字节还是第2字节。
2.2.1 算术逻辑运算单元ALU
② 若OVM=1，则对ALU的运行结果进行调整。 ■ 当正向溢出时，将32位最大正数00 7FFFFFFFH 装入累加器； ■ 当负向溢出时，将32位最小负数FF 80000000H 装入累加器。 ③状态寄存器ST0中与目标累加器相关的溢出标志OVA或 OVB被置1。 3．进位位C ALU有一个与运算结果有关的进位位C，位于ST0的11位。 进位位C受大多数ALU操作指令的影响，包括算术操作、循 环操作和移位操作。
2.2.1 算术逻辑运算单元ALU
(4) ALU的输出 ALU的输出为40位运算结果，通常被送至累加器A或B。 2．溢出处理 ALU的饱和逻辑可以对运算结果进行溢出处理。当发生溢出 时，将运算结果调整为最大正数（正向溢出）或最小负数 （负向溢出）。 当运算结果发生溢出时： ① 若OVM=0，则对ALU的运算结果不作任何调整，直接送入 累加器；
2.1.3 C54X的内部总线结构
2.2 C54X的中央处理器CPU
CPU是DSP器件的核心部件，它的性能直接关系到DSP器件的性 能。C54X的CPU采用了流水线指令执行结构和相应的并行结构设 计，使其能在一个指令周期内，高速地完成多项算术运算。 CPU包括下列基本部件： ① 40位算术逻辑运算单元ALU； ② 2个40位的累加器A和B； ③ 支持-16~31位移位范围的桶形移位寄存器； ④ 能完成乘法-加法运算的乘法累加器MAC； ⑤ 16位暂存寄存器T；

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构


图2-5 桶形移位器的功能框图
3．乘法器/加法器单元

C54x CPU有一个1717位的硬件乘法器，与40位 的专用加法器相连，可以在单周期内完成一次乘 法累加运算。其功能框图如图2-6所示。乘法器的 输出经小数/整数乘法（FRCT）输入控制后加到 加法器的一个输入端，加法器的另一个输入端来 自累加器A或B。 加法器还包括零检测器、舍入器（二进制补码） 及溢出/饱和逻辑电路。
图2-4 ALU功能框图
2．桶形移位寄存器

如图2-5所示为桶形移位寄存器的功能框图。桶形 移位寄存器的输入可以为：①从DB获得的16位 操作数；②从DB和CB获得的32位操作数；③从 累加器A或B获得的40位操作数。桶形移位寄存 器的输出连到ALU或经过MSW/LSW（最高有效 字/最低有效字）写选择单元至EB总线。
双地址生成器包括8个辅助寄存器和两个辅助寄存器算术 运算单元（ARAU）。 返回首页

存储器

64 K字程序存储器、64 K字数据存储器以及64 K 字I/O空间。在C548、C549、C5402、C5410和 C5420中程序存储器可以扩展。
指令系统

单指令重复和块指令重复操作。 块存储器传送指令。
2 0000H Page2: 低16K 外部
... ...
F 0000H Page15: 低16K 外部
1 3FFFH 1 4000H Page 0 64K
2 3FFFH 2 4000H
F 3FFFH
... F 4000H Page15: 高48 K 外部
Page1: 高48K 外部
Page2: 高48K 外部

返回本节
2.3.3 数据存储器

第2章 TMS320C54x的硬件结构原理


片内存储器介绍（续）
（2）片内RAM（SARAM，DARAM） SARAM（single access RAM）单操作RAM，
由若干块组成，每个块在一个机器周期只能被访问一 次（读/写），常被安排为数据存储空间，也能被安排为 程序存储空间。 DARAM（double access RAM）双操作RAM，
温度范围： (默认0度～70度) L=0~70 A=－40~85 S=－40~125
工艺：
C=COMS E=COMS+EPROM F=Flash+EPROM LC=低电压（3.3v）＋COMS LF=Flash+EPROM（3.3v） VC=COMS（3v）
DSP常见封装形式
DIP（Double In-Line Package）--双列直插式封装。
C54xDSP特点（续）
数据地址发生器（DAG）：
❖ 在通用CPU中，数据地址的产生和数据 的处理都由ALU来完成
❖ 在DSP中，设置了专门的数据地址发生 器（实际上是专门的ALU），来产生所 需要的数据地址，节省公共ALU的时间
C54xDSP特点（续）
PLL（phase-locked loop ）锁相环 定时器（Timer） 软件可编程等待状态发生器 JTAG（符合IEEE1149.1标准）仿真接口
作电压； 价格便宜，第一款低于5美元的双核DSP； 采用新型生产工艺，芯片体积小。
（3）TMS320C6000系列
（主要包括C62X，C64X，C67X三类）
该系列DSP采用了与上述系列DSP不同的内部 结构设计，使得DSP能够获得极高的运行速度： 指令周期最小为3.3ns，运算能力为2400MIPS。
而ARM处理器负责系统处理及提供外围设备 接口。这样设计的好处是，可选择输入设备较 多，后期升级潜力大。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
➢确定数据存储器中的一个地址，dmad可以是程序标号或 数字。
② 程序存储器地址(pmad)寻址；
➢确定程序存储器中的一个地址，pmad可以是符号或具体 的数字。
③ 端口(PA)寻址；
➢确定外部端口的地址，PA可以是符号或具体的数字。
④ *(1k)寻址。
➢确定数据存储器中的一个地址，(1k)是一个指定数据空 间的地址（16位）。
单操作数间接寻址形式
MOD域 操作句法
功能
说明
0101
* ARx-0
地址=ARx ARx=ARx-AR0
寻址结束后,从ARx中减去AR0的值。
0110
* ARx+0
地址 = ARx ARx=ARx+AR0
ARx中的地址加1后，再寻址。 [注1] 、[注2]、[注3]
0100
* ARx-0B 地址=ARx
ARx=B(ARx-AR0)
寻址结束后，用位倒序进位的方法 从 ARx中减去AR0的值。
[注1]：寻址16位字时增/减量为1，32位字时增/减量为2。 [注2]：这种方式只能用写操作指令。 [注3]：这种方式不允许对存储器映像寄存器寻址。
用途
用于表示常数或对寄存器初始化。
支持立即寻址的指令
3位 立即数
LD
5位 立即数
LD
8位
9位
立即数 立即数
FRAME
LD
LD
RPT
16位 立即数
ADD ADDM AND AND MBITF CMPM LD MAC OR ORM RPT RPTZ ST STM SUB XOR XORM
绝对寻址
指令中含有所要寻找的操作数的16位存储单元 地址或I/O空间地址。
② WRITA Smem
➢将Smem所指向的数据存储器内容写入以累加器A中的 内容为地址的程序存储器。
直接寻址
利用指令中包含的数据存储器的低7位地址+基地址得 到16位数据存储器的地址。
基地址：① DP，数据页指针；② SP，堆栈指针。
用途：利用DP和SP寻址数据存储器（DM）。 格式：
特点：
绝对寻址举例
举例：
① MVKD EXAM1, *AR5
➢将数据存储器EXAM1地址单元的内容复制到辅助寄存器 AR5所指向的地址单元。
② MVPD TABLE, *AR2
➢将程序存储器TABLE1地址单元的内容复制到辅助寄存 器AR2所指向的地址单元。
③ PORTR FIFO, *AR5
➢将数据从FIFO端口复制到辅助寄存器AR5所指向的地址 单元。
立即寻址
指令中含有执行指令所需的操作数。操作数紧 随操作码存放在程序存储器中。
例如： LD #F180，A;将立即数F180加载到A 立即数的数值形式：
➢① 短立即数: 3、5、8、9位，单字指令； ➢② 长立即数: 16位，双字指令
特点
指令中含有一个固定的立即数，运行速度较快; 但需占用程序存储空间，并且数值不能改变。

单操作数间接寻址形式
MOD域 操作句法
功能
说明
0000 0001 0010 0011
* ARx * ARx* ARx+ * +ARx
地址=ARx
地址=ARx ARx=ARx-1 地址=ARx ARx=ARx+1
ARx=ARx+1 地址=ARx
ARx的内容为数据存储器地址
寻址结束后，ARx地址减1 。 [注2] 寻址结束后，ARx地址加1。 [注1]
利用两个辅助寄存器算术运算单元(ARAU0和ARAU1)，对 辅助寄存器的内容进行操作，可以完成16位无符号数算术 运算。
特点：
① 能从存储器中读或写一个单16位数据操作数；② 能在 单指令中读两个独立的数据存储单元；③ 能在单指令中读 一个存储单元的同时写一个存储单元；④ 能在单指令中读
写两个连续的存储单元。
常用缩略语
缩略语 Smem
Xmem
Ymem
dmad pmad PA src dst 1k
含义 16位单寻址操作数 16位双寻址操作数，用于双操作数或部分单操作数指 令，从DB数据总线上读取 16位双寻址操作数，用于双操作数指令，从CB数据 总线上读取
16位立即数：数据存储器地址（0～65 535） 16位立即数：程序存储器地址（0～65 535） 16位立即数：I/O口地址（0～65 535） 源累加器（A或B） 目的累加器（A或B） 16位长立即数
④ LD *(PN), A
➢将地址为PN的数据单元的内容装载到累加器A。
累加器寻址
定义
以累加器中的内容作为地址去寻址程序存储器—存 放数据的程序存储器。
用途
用于程序存储器和数据存储器之间的数据交换。
举例
① READA Smem
➢以累加器A中的内容为地址去读取程序存储器，写入 Smem所指向的数据存储器。
16位地址表示形式：
➢① 地址标号，如：TABLE； ➢② 16位符号常量，如：89AB、1234。
特点
指令中包含一个固定的16位地址，能寻址所有数据 存储空间，但速度慢，需要较大的存储空间。
用途
用于对速度要求较低的场合。
Question：绝对寻址的指令字长至少多少？
绝对寻址有四种类型 ：
① 数据存储器地址(dmad)寻址；
第三章 C54指令系统
本章知识概要：
寻址方式 指令表示方法 指令系统
学习重点：
寻址方式的分类及功能 指令符号、缩略语及运算符 常用指令
寻址方式
定义：寻找指令所指定的参与运算的操作数的方法。
采用不同的寻址方式，会影响程序执行时间和代码效率。 分为两大类：程序寻址和数据寻址。
7种基本的寻址方式：
① 立即寻址 ② 绝对寻址 ③ 累加器寻址 ④ 直接寻址 ⑤ 间接寻址 ⑥ 存储器映像寄存器寻址 ⑦ 堆栈寻址
① 指令中含有数据存储器的低7位地址（偏移）； ② 16位地址由基地址（DP或SP）和偏移地址（dmad）组
合而成。 Question: 如何确定基地址具体形式？
直接寻址——地址形成过程
① CPL=0
Question：16位地址具体分布情况？
直接寻址——地址形成过程
② CPL=1
直接寻址举例
+
直接寻址举例
例2：数据存储器存储数据如图所示，采用堆 栈指针SP直接寻址，求堆栈中距栈顶两个数x, y的单元的和。(SP=0200H)
+
间接寻址
利用辅助寄存器内容作为地址指针访问存储器，C54 系列DSP具有8个16位辅助寄存器（AR0~AR7）
寻址范围：
每一个辅助寄存器可以寻址64K字的数据存储空间中的任何 一个单元。