四位二进制计数器设计课程设计(论文) 精品

1、要求：设计一个四位二进制计数器，将计数结果由数码管显示，显示结果为十进制数。

数码管选通为低电平有效，段码为高电平有效。

分析：VHDL描述包含五部分：计数器、将四位二进制数拆分成十进制数的个位和十位、二选一的数据选择器、七段译码、数码管选通控制信号en线定义为信号library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity counter3 isPort ( clk:in STD_LOGIC;clk1 : in STD_LOGIC;clr : in STD_LOGIC;en : in STD_LOGIC;co : out STD_LOGIC;scanout:out std_logic_vector(1 downto 0);ledout:out std_logic_vector(6 downto 0)); end counter3;architecture Behavioral of counter3 issignal cnt:std_logic_vector(3 downto 0);signal cnt1:std_logic_vector(3 downto 0);signal cnt2:std_logic_vector(3 downto 0);signal hex:std_logic_vector(3 downto 0);signal scan:std_logic_vector(1 downto 0);signal led:std_logic_vector(6 downto 0); begin--四位二进制计数器process(clk)beginif clk'event and clk='1' thenif clr='1' thencnt<=(others=>'0');co<='0';elsif en='1' thenif cnt="1111" thencnt<="0000";co<='1';elsecnt<=cnt+'1';co<='0';end if;end if;end if;end process;--将二进制数拆分成十进制数的个位和十位cnt1<=cnt when cnt<="1001" elsecnt-"1010";cnt2<="0000" when cnt<="1001" else"0001";--七段数码管选通控制信号产生process(clk1,clr)beginif clr='1' thenscan<="00";elsif clk1'event and clk1='1' thenif scan="00" or scan>="10" thenscan<="01";elsescan<=scan+'1';end if;end if;end process;scanout<=scan;--二选一数据选择器with scan selecthex<=cnt1 when "01",cnt2 when others;ledout<=not led;--七段译码with hex selectled<="1111001" when "0001","0100100" when "0010","0110000" when "0011","0011001" when "0100","0010010" when "0101","0000010" when "0110","1111000" when "0111","0000000" when "1000","0010000" when "1001","0001000" when "1010","0000011" when "1011","1000110" when "1100","0100001" when "1101","0000110" when "1110","0001110" when "1111","1000000" when others;end Behavioral;2、八位二进制计数器结果有两位七段数码管显示library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;---- Uncomment the following library declaration ifinstantiating---- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity counter8 isPort ( clk:in std_logic;clk1 : in STD_LOGIC;clr : in STD_LOGIC;en : in STD_LOGIC;co : out STD_LOGIC;scanout:out std_logic_vector(1 downto 0);ledout : out STD_LOGIC_VECTOR (6 downto 0));end counter8;architecture Behavioral of counter8 issignal cnt:std_logic_vector(7 downto 0);signal hex:std_logic_vector(3 downto 0);signal scan:std_logic_vector(1 downto 0);signal led:std_logic_vector(6 downto 0);beginprocess(clk)beginif clk'event and clk='1' thenif clr='1' thencnt<=(others=>'0');co<='0';elsif en='1' thenif cnt="11111111" thencnt<="00000000";co<='1';elsecnt<=cnt+'1';co<='0';end if;end if;end if;end process;process(clk1,clr)beginif clr='1' thenscan<="00";elsif clk1'event and clk1='1' thenif scan="00" or scan>="10" thenscan<="01";elsescan<=scan+'1';end if;end if;end process;scanout<=scan;with scan selecthex<=cnt(3 downto 0) when "01",cnt(7 downto 4) when others; ledout<=not led;with hex selectled<="1111001" when "0001","0100100" when "0010","0110000" when "0011","0011001" when "0100","0010010" when "0101","0000010" when "0110","1111000" when "0111","0000000" when "1000","0010000" when "1001","0001000" when "1010","0000011" when "1011","1000110" when "1100","0100001" when "1101","0000110" when "1110","0001110" when "1111","1000000" when others;end Behavioral;[文档可能无法思考全面，请浏览后下载，另外祝您生活愉快，工作顺利，万事如意!]。

课程设计系部：自动化系专业班级：11电子301班指导教师：裴玉玲二O一二年五月二十五课程设计任务书【摘要】随着多频彩显技术的不断发展，在日常生活中的应用越来越广泛，但到目前为止彩显显示器的概念还没有统一的说法，但对其认识却大都相同，顾名思义它应该是将一定的电子文件通过特定的传输设备显示到屏幕上再反射到人眼的一种显示工具。

从广义上讲，街头随处可见的大屏幕，电视机的荧光屏、手机、快译通等的显示屏都算是彩显显示器的范畴，但目前一般指与电脑主机相连的显示设备。

它的应用非常广泛，大到卫星监测、小至看VCD，可以说在现代社会里，它的身影无处不在，其结构一般为圆型底座加机身，随着彩显技术的不断发展，现在出现了一些其他形状的显示器，但应用不多。

作为一个经常接触电脑、电视、手机的人来说，显示器则必须是他要长期面对的，每个人都会有这种感觉，当长时间看一件物体时，眼睛就会感觉特疲劳，显示器也一样，由于它是通过一系列的电路设计从而产生影像，所以它必定会产生辐射，对人眼的伤害也就更大。

因为人的眼睛直接看着彩显显示器，伤害比较大。

为了减小这些伤害和彩显技术在这方面的不足，做到显示器视觉广、画质好、画面稳定、辐射小等。

故仍需在这一领域开展大量的工作，以使得彩显技术有更好的发展空间。

【关键词】计算机辅助设计层次图设计印制电路板设计目录 (4)【关键词】 (4)前言 (7)第一章：计算机辅助设计的特点及应用 (8)1．1计算机辅助设计（CAD）的特点 (8)第二章：四位二进制计数器的基本工作原理 (9)2. 四位二进制计数器的基本工作原理简述 (9)2.1.1 电源电路工作原理 (9)2.1.2 消磁控制电路 (9)2.1.3 地磁校正（旋转）电路 (9)2.1.4 动态聚焦电路....................................................................... 错误！未定义书签。

实验四四位二进制同步计数器一、目的:1.能了解四位元二进制同步计数器的设计原理及其特性。

2.能设计一个四位元二进制同步计数器。

3.能自行以CPLD数位发展实验系统验证所设计电路的正确性。

二、电路图：三、实验器配置图：四、实验步骤与画面：1．建立一个名为count16.vhd的新文件，并在QuartusⅡ文字编辑器中,以VHDL语言来设计程式，图为四位二进制计数器的ＶＨＤＬ代码。

其中clk为时钟端口，ｃｌｋ为异步清零端，Ｑ为计数输出端口，ｃｏ为进位输出端口。

2.存储、检查及编译。

3．创建元件符号。

４.创建波形文件，设定合适的端口信号，仿真元件的波形。

观察波形图可以看出当芯片可以实现１６进制计数功能。

五、相关说明：1.同步计数器的意义是将所有正反器的时脉连接在一起，当时脉进来时，所有的正反器同时被触发而动作，因此传递延迟时间就可以大为缩短，计数的速度就会增快。

2.我们可以利用MAX+plusⅡ的Timing Analyzer来比较同步计数器与非同步计数器(单元十)的传递延迟状况，图U12-3(a)与图U12-3(b)为分析所得结果，从图中可以发现，同步计数器从时脉输入到各级的输出，其传递延迟时间皆相同，而非同步计数器则越到后级传递延迟时间越长。

3.图U12-2的程式设计方法，也可以改用D型正反器来设计，如图U12-4所示，您可以发现此种设计同步计数器的方法较简洁。

4.若要将图U12-4改成下数计数器，只要将叙述ff[].d=ff[].q+1；改成ff[].d=ff[].q-l；即可。

5.图U12-5为四位元含致能及清除的模10上下数计数器，其中的设计重点为：(1)为了能在高频计数电路应用，本电路的清除方式采同步清除式设计，并不利用正反器本身的elrn脚，而是当clr脚输入为鬲态时，令所有正反器的D输入脚为o，达到清除的目的。

(2)程式中使用了巢状的IF THEN叙述，须注意每一层的IF THEN、 ELSIF、ELSE及END IF的对应，不要弄乱了，否则会很麻烦。

成绩评定表课程设计任务书摘要本文描述了四位二进制同步加法计数器的功能，并且缺省了状态0100，0101，0110，1000，1001。

计数器初始状态从0000开始，每来一个CP脉冲计数器就加1，当增加到0011时，直接跳到状态0111；再来一个CP脉冲，计数器直接跳到状态1010；当计数器加到1111时，给高位进位的同时计数器归零。

本课程设计分别通过QuartusⅡ和multisim软件设计实现此计时器。

在QuartusⅡ软件中先用VHDL语言描述此计数器，编译完成后，进行波形仿真，最后下载到试验箱中。

在multisim软件中首先设计实现此计数器功能的电路图，然后运行仿真电路图，通过LED灯亮灭的顺序和逻辑分析仪的波形变化情况验证电路图的正确性。

关键词：四位二进制加计数器；QuartusⅡ软件；multisim软件；目录1课程设计目的 (1)2课程设计实现框图 (1)3实现过程 (1)3.1QuartusⅡ实现过程（VHDL） (1)3.1.1建立工程 (2)3.1.2VHDL源程序 (5)3.1.3编译和仿真过程 (6)3.1.4引脚锁定与下载 (9)3.1.5仿真结果分析 (10)3.2Multisim实现过程（电路设计） (11)3.2.1设计原理 (11)3.2.2基于Multisim的设计电路图 (15)3.2.3逻辑分析仪显示的波形 (16)3.2.4仿真结果分析 (16)4设计体会 (17)5参考文献 (18)1课程设计目的1、了解数字系统设计方法。

2、熟悉VHDL语言及其仿真环境、下载方法。

3、熟悉Multisim环境。

4.设计实现四位二进制加计数器（缺0100,0101,0110,1000,1001）。

2课程设计实现框图图1所示是四位二进制同步加法计数器的结构示意框图。

CP是输入计数脉冲，所谓计数，就是计CP脉冲个数，每来一个CP脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器计满时再来CP脉冲，计数器归零的同时给高位进位，即要送给高位进位信号，图中的输出信号C就是要送给高位的进位信号。

组合逻辑电路课程设计——4位二进制全加器/全减器作者：学号：课程设计题目要求：1)使用74LS283构成4位二进制全加/全减器。

2)阐述设计思路。

3)列出真值表。

4)画出设计的逻辑图。

5)用VHDL对所画电路进行仿真。

目录摘要 (1)1总电路设计 (2)1.1硬件电路的设计 (2)1.2全加器（full-adder ） (3)1.2.1四位二级制加法器 (4)1.2.1.1串行进位加法器 (4)1.2.1.2超前进位加法器 (5)1.2.1.3超前位链结构加法器 (5)1.3全减器（full-substracter ） (5)1.4总电路设计 (6)2设计思路 (7)2.1全加器 (7)2.2全减器 (7)3真值表 (8)4逻辑图与仿真 (9)5软件程序的设计 (13)6结果分析与总结 (15)摘要加法器是数字系统中产生数的和的装置。

加数和被加数为输入，和数与进位为输出的装置为半加器。

若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。

例如：为了节省资源，减法器和硬件乘法器都可以用加法器来构成。

但宽位加法器的设计是很耗资源的，因此在实际的设计和相关饿得设计与开发中需要注意资源的利用率和进位速度两方面的问题，多位加法器的构成主要有两种：并行进位和串行进位。

并行进位加法器设有并行进位产生逻辑，运行速度比串行进位快；串行进位是将全加器采取并行级联或菊花链式级联构成多位加法器。

加法器也是常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。

此外还可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。

本文将采用4位二进制并行加法器作为折中选择，所选加法器为74LS283，74LS283是4位二进制先行进位的加法器，它只用了几级逻辑来形成和及进位输出，故由其构成4位二进制全加器；而四位全减器可以用加法器简单的改造而来，最后本文采用 VHDL对四位全加器/全减器进行仿真。

关键字74LS283全加器、四位二进制、迭代电路、并行进位、串行进位、VHDL1总电路设计1.1硬件电路的设计该4位二进制全加器以74LS283为核心，74LS283芯片引脚图如下图，本文采用先行进位方式，极大地提高了电路运行速度，下面是对4位全加器电路设计的具体分析。

贵州大学实验报告
学院：计算机科学与信息学院专业：信息安全班级：
c=1;
end
else begin //如果data_r的值不等于0000则执行以下步骤
data_r<=data_r-1; //将data_r-1的值赋给data_r
c=0;
end
end
end
end
endmodule //模块定义结束
实
验
数
据
从实验结果图可以看出当up_down=1时执行加法计数器，每当clk输入一个上升信号时计数器的值DOUT 增加1。

当up_down=0时执行减法计数器，每当clk输入一个上升信号时计数器的值DOUT减少1。

当load=1是计数器载入预留值即DOUT=DIN。

当clr输入为1是计数器执行清零操作。

注：各学院可根据教学需要对以上栏木进行增减。

表格内容可根据内容扩充。

实验七设计一个四位可逆二进制计数器一、实验目的
掌握中规模集成计数器的使用方法及功能测试方法。

二、实验内容及要求
用D触发器设计一个异步四位二进制可逆计数器。

三、设计过程
（1）根据题意列出加计数状态表和驱动表，如下表所示。

（2）用卡诺图化简，如下图所示。

求得各位触器的驱动信号的表达式
11Q D
00Q D =
（2）用卡诺图化简，如下图所示。

求得各位触器的时钟方程的表达式
23Q CP =
12Q CP =
01Q CP =
CP
CP
（3）根据题意列出减计数状态表和驱动表，如下表所示。

33Q D =
22Q D =
11Q D =
00Q D =
（2）用卡诺图化简，如下图所示。

求得各位触器的时钟方程的表达式
23Q CP =
12Q CP =
01Q CP =
CP CP =0
由上分析可知：加减计数只在于时钟CP 的不同，若要使一个电路能够可逆计数，增设一控制开关，就可实现。

设K ＝1时为加计数，设K ＝0时为减计数，
加法：CP n ＝ 1-n Q K 减法：CP n ＝ 1-n Q K 则有：CP n ＝1-⊕n Q K
(或如 K=0时为加法： CP n ＝1-∙n Q K
K=1时为 减法： CP n ＝
1-n KQ ＝1
-n Q K 则有：
CP n =1-⊕n Q K
）
四、可逆计数器逻辑图如下：
四、实验用仪器、仪表
数字电路实验箱、万用表、74LS74、CC4030 五、实验步骤 六、实验数据。

实验八 4位二进制计数器74x163的设计一、实验目的熟悉QuartusⅡ仿真软件的基本操作，并用VHDL/Verilog语言或者逻辑图完成4位二进制计数器74x163的设计。

二、实验内容用VHDL语言设计由边沿触发式D触发器构成的74x163四位二进制计数器，并进行仿真分析；（参看新、老教材中器件74x163的逻辑功能及其VHDL源代码）三、实验原理1.计数器是数字系统中用得较多的基本逻辑器件。

2.计数器的种类很多。

按时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器。

四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。

采用的软件工具是QuartusII(或MaxplusⅡ)软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱（由于实验室条件有限，无法实现）。

实验步骤：1)编写源代码。

打开QuartusII软件平台，点击File中得New建立一个文件。

编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件（画逻辑图实现则新建block文件）。

2)按照实验箱上FPGA的芯片名更改编程芯片的设置。

操作是点击Assign/Device,选取芯片的类型。

建议选“Altera的EPF10K20TI144_4”。

3)编译与调试。

确定源代码文件为当前工程文件，点击Complier进行文件编译。

编译结果有错误或警告，则将要调试修改直至文件编译成功。

4)波形仿真及验证。

在编译成功后，点击Waveform开始设计波形。

点击“insert the node”,按照程序所述插入节点。

任意设置输入节点的输入波形…点击保存按钮保存。

5)时序仿真。

将波形区域分段显示，如每个10.0ns重复一次步骤四，分别设置不同的a,b的输入波形，点击保存按钮保存，从而得出相应的结果，最后形成完整的连续的时序仿真图。

组合逻辑电路的课程设计之4位二进制全加\全减器（改进版——加法器与减法器的复合器）自动化工程学院摘要：加法器是产生数的和的装置。

加数和被加数为输入，和数与进位为输出的装置为半加器。

若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。

常用作计算机算算术逻辑部件，执行逻辑操作、移位与指指令调用。

在电子学中，加法器是一种数位电路，其可进行数字的加法计算。

在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。

加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。

简介：对于简单的四位二进制全加器，本文只做简要介绍，因为对于单一的加法器，显然是不够实用的，本文将着重就一种加法器与减法器的组合，即设计电路一个电路实现2个4位符号数（原码表示）的加减运算。

另有一个控制信号select 选择加法运算或减法运算。

若有溢出则产生溢出指示信号。

这种加法器与减法器的复合器将在实际操作中表现的更加的适用。

关键字：四位二进制全加器，四位二进制全减器，原理图Verilog HDL仿真电路的设计：常见的四位二进制全加器，通过两片74 283可以实现全加器的功能，即如下图所示：单一加法器的真值表如图所示：A3 A2 A1 A0 B3 B2 B1 B0 CIN S3 S2 S1 S0 COUT而详细的电路图为：加法器与减法器的复合器：接下来，我将对于这种加法器与减法器的复合器做详细介绍。

对于这种复合器，通过两个片子来实现。

而详细的电路如图所示：通过select作为选择端口，控制select的电平即可对加减复合器的加减功能进行选择，本电路中当当select接高电平是，选择的是加法器，当select接低电平时选择的是减法器，通过改变select的电平，可以轻松实现加法器和减法器的转换。

在用select选择了加法或是减法功能后，在输入端A3A2A1A0与B3B2B1B0分别为两个运算数的二进制代码，以高低电平来代表1或0，实现了目标数的输入。

课程设计系部：自动化系专业班级：11电子301班指导教师：裴玉玲二O一二年五月二十五课程设计任务书【摘要】随着多频彩显技术的不断发展，在日常生活中的应用越来越广泛，但到目前为止彩显显示器的概念还没有统一的说法，但对其认识却大都相同，顾名思义它应该是将一定的电子文件通过特定的传输设备显示到屏幕上再反射到人眼的一种显示工具。

从广义上讲，街头随处可见的大屏幕，电视机的荧光屏、手机、快译通等的显示屏都算是彩显显示器的范畴，但目前一般指与电脑主机相连的显示设备。

它的应用非常广泛，大到卫星监测、小至看VCD，可以说在现代社会里，它的身影无处不在，其结构一般为圆型底座加机身，随着彩显技术的不断发展，现在出现了一些其他形状的显示器，但应用不多。

作为一个经常接触电脑、电视、手机的人来说，显示器则必须是他要长期面对的，每个人都会有这种感觉，当长时间看一件物体时，眼睛就会感觉特疲劳，显示器也一样，由于它是通过一系列的电路设计从而产生影像，所以它必定会产生辐射，对人眼的伤害也就更大。

因为人的眼睛直接看着彩显显示器，伤害比较大。

为了减小这些伤害和彩显技术在这方面的不足，做到显示器视觉广、画质好、画面稳定、辐射小等。

故仍需在这一领域开展大量的工作，以使得彩显技术有更好的发展空间。

【关键词】计算机辅助设计层次图设计印制电路板设计目录............................................................................................................................................. - 6 - 【关键词】.......................................................................................................................... - 6 - 前言 ............................................................................................................................................. - 7 - 第一章：计算机辅助设计的特点及应用................................................................................... - 8- 1．1计算机辅助设计（CAD）的特点 ............................................................................ - 8 - 第二章：四位二进制计数器的基本工作原理........................................................................... -9 -2. 四位二进制计数器的基本工作原理简述.................................................................... - 9 -2.1.1 电源电路工作原理............................................................................................ - 9 -2.1.2 消磁控制电路.................................................................................................. - 10 -2.1.3 地磁校正（旋转）电路................................................................................... - 10-2.1.4 动态聚焦电路.................................................................................................. - 10 -2.1.5 东西校正、行幅控制电路.............................................................................. - 11 -2.1.6 线性调整与CS切换电路................................................................................ - 11-2.1.7 B+升压电路 (11)2.1.8 行扫描电路的工作原理.................................................................................. - 12 -2.1.9 自动亮度控制（ABL）电路.......................................................................... - 12 -2.1.10 G1电压电路................................................................................................... - 13 -2.1.11 视频放大电路................................................................................................ - 13 - 第三章四位二进制计数器的设计介绍................................................................................ - 14 -3.1元器件的性能介绍....................................................................................................... - 14-3.1.1半导体的导电特性........................................................................................... - 15 -3.1.2 二极管的特性................................................................................................... - 15-3.1.3 二极管的应用.................................................................................................. - 17 -3.1.4 晶体管............................................................................................................ - 17 -3.1.5集成电路........................................................................................................... - 20 -3.1.5电子电路中的反馈电路................................................................................... - 20 -3.1.7阻抗匹配的基本原理........................................................................................ - 21-3.2互补推挽功放电路...................................................................................................... - 21 -3.2.1简单互补推挽功放电路................................................................................... - 21 -3.2.2改进型互补推挽功放电路............................................................................... - 22 - 第四章多频彩显电路原理图设计........................................................................................ - 24 -4.1多频彩显电路原理图设计步骤：.............................................................................. - 25 -4.1.1 创建元件库的步骤......................................................................................... - 25-4.1.2 创建元件并进行设置.................................................................................... - 25 -4.2多频彩显电路原理图的绘制...................................................................................... - 26 - 第五章层次图的设计............................................................................................................ - 27 -5.1 层次图的运用............................................................................................................. - 27 -5.1.1层次电路图的结构分析................................................................................. - 29 -5.1.2 层次原理图设计方法...................................................................................... - 30 - 第六章多频彩显电路的PCB设计 ...................................................................................... - 33 -6.1 PCB设计步骤............................................................................................................. - 33 -6.2 PCB设计规则.............................................................................................................. - 34-6.2 .1生成各种PCB报表 .......................................................................................... - 34 -层次图........................................................................................................................ - 35 -PCB板设计图 ........................................................................................................... - 39 - 总结 ......................................................................................................................................... - 42 - 致谢 .......................................................................................................................................... -43 - 参考文献: .......................................................................................................................... - 44 -前言计算机辅助设计系统一般以工程数据库和元件库为支持，包括交互式图形设计、几何造型、工程分析与优化设计、人工智能与专家系统等功能。

实验五四位二进制加法计数器VHDL设计一、实验目的：进一步掌握引脚锁定、硬件下载及芯片测试方法。

掌握开发板的使用。

二、实验仪器：PC机，FPGA开发板，万用表，接线若干。

三、实验内容：1、设计内容如下两张图所示：2、注意开关如处在常态，输出值为‘1’；按下开关的输出值为‘0’。

完成上面的设计，并下载观察实验现象。

开关有抖动吗？3、将20MHz 的输入频率，分频后作为计数器的时钟。

设计电路，并下载观察实验现象。

4、管脚锁定及下载的方法如5～9。

5、选定器件。

点击QuartusII菜单Assignments下的“Device”，出现选择器件系列及器件型号选择窗口。

按照实验中所给的器件型号选择器件系列及器件型号。

（请按照开发板上实际的芯片选择芯片系列，以及芯片型号）选好器件后，重新全程编译。

6、查找管脚号。

观察开发板和外围电路。

确认电路的连接方法。

观察CLK 的管脚号，并记录。

确定数码管所接的端口，记录管脚号。

7、锁定管脚。

选择菜单Assignments下的Pins出现下图。

在Location下选择对应管脚的管脚号。

将CLK锁定在开发板规定的管脚号上。

将输出端锁定在所选定的管脚号上。

所有的引脚锁定后，再次全程编译。

8、在菜单菜单Tools下选择programmer打开编程窗口，观察箭头所指的信息。

如果显示“No Hardware”，点击左边的“Hardware Setup”，双击USB-Blaster。

如下图所示。

点击“Close”，关闭上面的窗口。

此时QUARTUSII的窗口应该为：选中Program/Configure下方的框（出现勾）。

点击左边的“Start”，开始下载。

当显示100%时，下载成功。

9、硬件测试。

观察实验现象。

适当进行操作，实验现象又是什么？四、实验报告要求：1.写出你实验时的芯片系列及芯片型号2.实验箱连接在PC机的什么口上？3.简要说明实验过程中遇到的问题，及解决方法。

4位计数器课程设计一、课程目标知识目标：1. 学生能理解4位计数器的基本原理和组成结构。

2. 学生掌握4位计数器的计数规律，能够进行四位数的认识与读写。

3. 学生能够运用4位计数器进行简单的数学运算，如加法和减法。

技能目标：1. 学生通过操作4位计数器，培养动手实践能力与问题解决能力。

2. 学生能够将4位计数器的知识应用于实际情境，解决相关问题。

3. 学生通过小组合作，提高沟通协调能力，培养团队精神。

情感态度价值观目标：1. 学生对数学产生兴趣，培养积极主动学习的态度。

2. 学生在探索4位计数器的过程中，体验成功与挑战，增强自信心。

3. 学生了解数学在生活中的广泛应用，认识到学习数学的重要性。

分析课程性质、学生特点和教学要求：本课程为小学四年级数学课程，旨在让学生通过操作4位计数器，掌握四位数的基本概念，培养数学运算能力。

学生年龄在9-10岁，好奇心强，喜欢动手操作，但注意力集中时间较短。

因此，教学要求以生动有趣的方式进行，注重学生实践与参与，激发学生兴趣，提高学习效果。

课程目标分解为具体的学习成果，以便后续教学设计和评估。

二、教学内容1. 四位数的基本概念：引入四位数的读写方法，让学生通过4位计数器直观感受四位数的组成，理解千位、百位、十位和个位的概念。

2. 4位计数器的结构与原理：讲解4位计数器的工作原理，引导学生探索其内部结构，理解计数器如何实现数值的递增和递减。

3. 四位数的加减运算：结合4位计数器，教授四位数加减运算的方法，让学生通过实际操作掌握进位和退位的运算规则。

4. 实际应用：设计实际情境，让学生运用4位计数器解决生活中的数学问题，如购物找零、计时等。

教材章节关联：教学内容与课本第四章《多位数认识》相关，涉及以下内容：1. 多位数的读写方法；2. 多位数的组成和计数单位；3. 多位数加减运算；4. 解决实际问题，运用多位数运算。

教学进度安排：1. 第一课时：四位数的基本概念及读写方法；2. 第二课时：4位计数器的结构与原理；3. 第三课时：四位数的加减运算；4. 第四课时：实际应用，巩固所学知识。

实验4：4位二进制加法计数器的设计
实验者：
地点：宿舍
时间：
硬件：PC 主要软件： Quartu s Ⅱ 9.1
4．1 实验目的
通过实验加深对计数器工作原理的理解，掌握实际工程中采用的基本设计方法。

4．2 实验内容
（1）在Quarturs Ⅱ9.1设计环境下，用J-K 触发器设计一个4位二进制同步加法计数器，并进行仿真。

（2）改用标准参数化模块(LPM)功能库lpm_counter 模块实现同一功能。

4．3 原理提示
计数器： 对CLK 脉冲（称为“计数脉冲”）进行计数，计数值一般就是电路的状态值。

计数器的框图如图4-1所示。

CLK ： 计数脉冲。

每来一个CLK 脉冲，计数值加1（或减1）。

CLR ： 计数值清零控制端。

当CLR 有效时，计数值被强制置0。

LOAD ：置数控制端。

当LOAD 有效时，计数值被强制置为指定的值。

计数器
Q 3 Q 2 Q 1 Q 0 LOAD
CLR
CLK
图4-1 计数器框图。

计算机组成原理实验报告院系：专业：班级：学号：姓名：指导老师：2014年11月20日实验一 4位二进制计数器实验一、实验环境1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。

二、实验目的1、熟悉VHDL 语言的编写。

2、验证计数器的计数功能。

三、实验要求本实验要求设计一个4位二进制计数器。

要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F 的数据显示。

（其次要求下载到实验版实现显示）四、实验原理计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。

计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。

计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。

计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：计数器的种类⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎪⎩⎪⎨⎧⎪⎩⎪⎨⎧⎩⎨⎧进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构N 、、、321下面对同步二进制加法计数器做一些介绍。

華南農業大學珠江學院数字逻辑课程设计报告《十六进制数加法器》系别：信息工程系专业班级：计算机科学与技术（电子商务）组员姓名：赖健威黄伟钊湛梽熙梁国峰指导老师：詹庄春时间：2011年5月23日—2011年6月21日目录一、任务要求 (3)二、基本工作过程 (4)三、加法的实现 (5)四、脉冲的实现 (6)五、各元件简介 (7)六、实验调试 (9)七结论 (11)一任务要求：使用74ls194,74ls283,74ls74,4511B为主要工作芯片，实现四位二进制之间的加法运算。

二基本工作过程接入电源，开始置数，在红色开关上输入不超过九的四位二进制数，由于该电路图中74ls194的M1都置为恒一，未按浮动开关前，74ls194的M0端处于“1”的状态，74ls194处于置数状态；当我们分别输入“0010”和“0100”，未触发脉冲时，外加显示器显示如下：按下触发开关后，74ls194的M0端从“1”到“0”状态，74ls194进入移位工作状态，74ls194将两个四位二进制数的第一位分别输入74ls183（电路板上为283）的AB端进行加法计算，74ls183将加法运算后的和位数返回到第一个74ls194的左移状态端，实现补位。

四位二进制数，所以需要提供四次脉冲进行四次同一样的工作。

图中74ls161芯片为四次脉冲提供作用。

按完触发开关，电路板进行四次运算后，第一个74ls194的输出结果为加法运算结果，接入4511B和显示灯，即可显示最终结果为六。

三加法的实现输入的数据通过两个194的左移功能实现将两个二进制数的各位相对应，而后利用283全加器进行相加运算；之外需利用74给予相加后的进位进行转换利用，使之能正确运算。

四、脉冲的实现由于两个194左移时需要四次脉冲，为了方便起见，我们加入了一个161，让其计数八次，并把其输出的第一次作为脉冲接到两个194的脉冲上，从而实现所需的四次脉冲。

五、各元件简介1、移位寄存器（74LS283）是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。

四位同步二进制计数器课程设计报告目录1、课程设计目的……………………………………………第 1 页2、课程设计题目描述与要求………………………………第 1 页3、课程设计内容……………………………………………第 1 页3.1设计的原理图……………………………………第 1 页3.2设计的网表………………………………………第 3 页3.3仿真结果…………………………………………第 5 页3.4选择的一条路径…………………………………第 6 页4、总结………………………………………………………第一、课程设计目的训练学生综合运用学过的数字集成电路的基本知识，独立设计相对复杂的数字集成电路的能力。

二、课程设计题目描述和要求四位同步二进制计数器，一个时钟的输入端，计数器在始终的上升沿计数，计数到15后归0，共四位2进制的计数器。

设输入端的电容为C inv，输出端的负载电容为5000C inv，从输入到输出任意找一通路，优化通路延时，手工计算确定通路中每个门对应的晶体管的尺寸。

三、课程设计内容3.1 设计的原理图二输入与门或非门D触发器同步四位二进制计数器3.2 设计网表四位二进制进制计数器*4_2counter.include 'c:\lib\180nm_bulk.l' tt.global vddVDD vdd 0 1.8vdc*not.subckt not a a_nM1 a_n a vdd vdd pmos w=2u l=0.2uM2 a_n a 0 0 nmos w=1u l=0.2u.ends*and2.subckt and2 a b qm1 q_n a vdd vdd pmos w=2u l=0.2um2 q_n b vdd vdd pmos w=2u l=0.2um3 q_n a n1 0 nmos w=2u l=0.2um4 n1 b 0 0 nmos w=2u l=0.2ux1 q_n q not.ends*nor.subckt nor a b qm1 n1 a vdd vdd pmos w=4u l=0.2um2 q b n1 vdd pmos w=4u l=0.2um3 q a 0 0 nmos w=1u l=0.2um4 q b 0 0 nmos w=1u l=0.2u.ends*dff.subckt dff d clk q q_nxnot1 d d_n notxnot2 clk clk_n notxand1 d clk_n n1 and2xand2 d_n clk_n n2 and2xand3 n3 clk n5 and2xand4 n4 clk n6 and2xnor1 n1 n4 n3 norxnor2 n2 n3 n4 norxnor3 n5 q_n q norxnor4 n6 q q_n nor.ends*cnt4_2（D3为最高位）xdff0 D0_n clk D0 D0_n dffxdff1 D1_n D0_n D1 D1_n dffxdff2 D2_n D1_n D2 D2_n dffxdff3 cout D2_n D3 cout dffVCLK CLK 0 pulse (0 1.8 50n 0 0 20n 40n).tran 10p 1.5u.end3.3 仿真结果四位单独（D3为最高位）将四位合在一起（计数0——15）3.4选择的一条路径计算结果如下选择0.2,0.2, 1.2n n inv L um W um C fF ===则由12341234j j j j j load nand inv nor nand inv nor in j j j j j C C C C C C C C C C C C ττττττ++++++++⎛⎫⎛⎫⎛⎫⎛⎫⎛⎫⎛⎫===== ⎪ ⎪ ⎪ ⎪ ⎪ ⎪ ⎪ ⎪ ⎪ ⎪ ⎪⎝⎭⎝⎭⎝⎭⎝⎭⎝⎭⎝⎭及3inv eqn g n R C L τ=，4nand eqn g n R C L τ=，5nor eqn g n R C L τ=得扇出延迟2226()()()()load inv nand nor in c c τττ= 6916255000eqn g n R C L =⨯⨯⨯16.2eqn g n R C L =于是可以得到：第一级门：1.2in inv C C fF ==第二级门：416.2j j nand eqn g n eqn g n in inv C C R C L R C L C C τ⎛⎫⎛⎫== ⎪ ⎪⎝⎭⎝⎭4.05 4.86j inv C C fF ∴==第三级门：11316.24.05j j inv eqn g n eqn g n j inv C C R C L R C L C C τ++⎛⎫⎛⎫== ⎪ ⎪ ⎪⎝⎭⎝⎭ 121.8726.24j inv C C fF +∴==第四级门：221516.221.87j j nor eqn g n eqn g n j inv C C R C L R C L C C τ+++⎛⎫⎛⎫== ⎪ ⎪ ⎪⎝⎭⎝⎭270.86=85.03j inv C C fF +∴=第五级门：332416.270.86j j nand eqn g n eqn g n j inv C C R C L R C L C C τ+++⎛⎫⎛⎫== ⎪ ⎪ ⎪⎝⎭⎝⎭3286.98344.37j inv C C fF +∴==第六级门：443316.2286.98j j inv eqn g n eqn g n j inv C C R C L R C L C C τ+++⎛⎫⎛⎫== ⎪ ⎪ ⎪⎝⎭⎝⎭41549.691859.63j inv C C fF +∴== 5516.21549.69load load nor eqn g n eqn g n j inv C C R C L R C L C C τ+⎛⎫⎛⎫== ⎪ ⎪ ⎪⎝⎭⎝⎭ 5021load inv C C ∴=∴计算结果可得，与假定的数值近似相等。