电子技术基础实验
课程设计
60进制计数器
一、实验目的
（一）掌握中规
模集成计数器74LS161的引脚图和
逻辑功能。 （二）熟悉555
集成定数器芯片的引脚图。
（三）利用
构成60进制计数器。
（四）在
60进制计数器。 管脚介绍
1为它的管脚排列图，集成芯片74LS161的CLR 是异步清零端（低电平有效），LOAD 是异步预置数控制端（低电平有效）。CLK 是时钟脉冲输入端，RCO 是进位输出端，ENP 、ENT 是计数器使能端，高电平有效。A 、B 、C 、D 是数据输入端；QA 、QB 、QC 、QD 是数据输出端。
图174LS161管脚排列图
（二）集成计数器74LS161功能介绍
由表1可知，74LS161具有以下功能：
1．异步清零。当CLR=0时，无论其他各输入端的状态如何，计数器均被直接置“0”。
2．同步预置数。当CLR=1、LOAD=0且在CP 上升沿作用时，计数器将ABCD 同时置入QA 、QB 、QC 、QD,使QA 、QB 、QC 、QD=ABCD 。
3．保持（禁止）。CLR=LOAD=1且ENP 、ENT=0时，无论有无CP 脉冲作用，计数器都将保持原有的状态不变（停止计数）。
4．计数。CLR=LOAD=ENP=ENT=1时，74LS161处于计数状态。
表174LS161功能表
学期： 2015-2016（一） 班级： 电自1418 姓名： 张垚 学号： 日期：
四、用555定时器构成多谐振荡器
（一）多谐振荡器的构成
由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（THR 脚）和低电平触发端（TRI脚）并接后接到R2和C的连接处，将放电端（DIS脚）接到R1，R2的连接处。（二）工作原理
由于接通电源瞬间，电容C来不及充电，电容器两端电压为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出为高电平，放电管V1截止。这时，电源经R1，R2对电容C充电，使电压按指数规律上升，当上升到（2/3）Vcc时，输出为低电平，放电管V1导通，把从（1/3）Vcc上升到（2/3）Vcc由于放电管V1导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态，其维持时间的长短与电容的放电时间有关，随着C的放电，下降，当下降到（1/3）Vcc时，输出为高电平，放电管V1截止，Vcc再次对电容C
制作60进制计数器，先要确定使用芯片个数。74LS161有16个状态，60进制计数器有60个状态，所以就需要两片74LS161串连并采用并行进位方式。具体电路连接图见图3。进行计数功能，将低位片的QD、QA连接到高位片的ENP、ENT，同时将低位片的LOAD、ENP、ENT管脚和高位片LOAD接到VCC=5V的电压源上，低位片和高位片CLK端共同接到时钟脉冲CP上。
U1为低位片（十进制计数器），U2为高位片（六进制计数器）。U2从“0000”状态开始，到“1010”状态后，这个状态“1010”通过与非门U3使CLR为低电平，此时U1清零。通过两片74LS161同步式连接，使得U2中的ENT、ENP为高电平，在下一个脉冲到来时，开始计数。U2有从“0000”状态到“0101”六个状态，下一个状态“0110”通过与非门U4，使得U2的CLR为低电平，U2清零。U1每10个状态，U2有1个状态。所以LED从00
开始计数，显示59后，又从00重新开始。
图560进制计数器五、实验报告
（1）画出实验电路图及状态转换图。
（2）总结使用集成计数器的体会。
六、仿真器件
74LS161两片
7400N两个
VCC（5V）一个
DOC-HEX两个
555-VIRTUALTimar一个
七、实验设备
（1）数字万用表（UA78A)1块。
（2）模块化电子技术综合实验箱一台1台。
